具有寬頻率范圍的高分辨率振蕩器制造技術

本公開涉及具有寬頻率范圍的高分辨率振蕩器。具體地，在一個實施例中，壓控振蕩器具有延遲級的環以及調節每個延遲級的功率的功率調節電路。每個延遲級都具有至少一個反相器，其具有支路，該支路具有控制流過支路的電流的電流調節器，從而控制延遲級的增益。VCO接收影響由每個延遲級施加的延遲量，因此影響VCO輸出頻率的三個控制信號：第一個被施加以控制功率調節電路，第二個被施加至電流調節器中的至少一個晶體管柵極，以及第三個被施加至電流調節器中的至少一個晶體管本體。功率調節電路具有功率調節晶體管、第一電容器和開關電容器支路的并聯結構，其中開關電容器支路具有第二電容器和用于控制設置時間的開關。電容器調節電源而不需要專用的基于運算放大器的電壓調節器。

【技術實現步驟摘要】

本專利技術涉及電子工業，更具體地，涉及壓控振蕩器。
技術介紹
本部分介紹可幫助更好地理解本專利技術的方面。因此，本部分的表述從這種角度閱讀，并且不應理解為關于哪些是現有技術或者哪些不是現有技術的闡述。壓控振蕩器(VCO)被廣泛用于半導體工業，諸如用于時鐘和數據恢復(CDR)電路和鎖相環(PLL)電路的收發器。例如，期望VCO具有較寬的可調頻率范圍，以支持各種通信協議，同時仍然保持低功率、低噪聲和低電源敏感性。傳統的VCO具有作為輸入電壓或電流的函數的可調輸出頻率。傳統地，滿足由通信協議指定的低噪聲/抖動標準的高頻VCO要么高耗能，要么僅支持窄帶頻率。例如，LC諧振回路VCO在高頻下產生相對較低的相位噪聲，但是具有窄頻率范圍。另一方面，高頻、寬帶環形VCO高耗能且難以滿足抖動裕度。此外，環形VCO的特征在于具有專用的、基于運算放大器的調節器以提供低電源敏感性，這進一步增加了VCO功耗。
技術實現思路
在一個實施例中，振蕩器包括連接在環中的多個延遲級，其中，，每個延遲級都被連接以向從環中的先前延遲級接收的輸入信號施加延遲，從而生成施加至環中的下一延遲級的延遲輸出信號。振蕩器被連接以接收多個控制信號，這些控制信號控制由至少一個延遲級施加的延遲的幅度。第一控制信號被連接以控制提供給至少一個延遲級的功率，并且第二控制信號被連接以控制至少一個延遲級內的增益，其中由至少一個延遲級施加的延遲的幅度是第一和第二控制信號的函數。另一實施例是用于控制振蕩器的方法。該方法包括：(a)選擇用于第一控制信號的初始值，以控制提供給至少一個延遲級的功率；(b)選擇用于第二控制信號的初始值，以控制至少一個延遲級的增益；以及(c)基于由振蕩器生成的振蕩輸出信號與第二信號之間的相位差自適應地更新第一和第二控制信號中的至少一個。在又一實施例中，振蕩器包括連接在環中的多個延遲級，其中每個延遲級都被連接以向從環狀的先前延遲級接收的輸入信號施加延遲，從而生成施加至環中的下一延遲級的延遲輸出信號。功率控制電路控制提供給至少一個延遲級的功率。功率控制電路被連接以調節所施加的電源電壓而不需要專用的、基于運算放大器的電壓調節器，其中由至少一個延遲級施加的延遲的幅度是提供給至少一個延遲級的功率的函數。附圖說明本專利技術的實施例將根據以下詳細描述、所附權利要求和附圖而變得更加完整，其中類似的參考標號表示相似或相同的元件。圖1是根據本公開一個實施例的示例性壓控振蕩器(VCO)的示意性框圖；圖2是用于VCO控制信號Vband、Vcoarse和Vfine的不同組合的圖1的VCO的輸出信號的頻率的圖形表示；以及圖3是可用于實施圖1的VCO的每個延遲級的電路的示意性晶體管級示圖。圖4是圖1的VCO100在從接收到的差分輸入數據信號DATAIN中恢復數字時鐘和數據信號CLOCKOUT和DATAOUT的雙環時鐘和數據恢復(CDR)電路400中的一種可能應用的框圖。具體實施方式本文公開了本專利技術的詳細說明性實施例。然而，本文公開的具體結構和功能細節僅僅是用于描述本專利技術的示例性實施例的表示。本專利技術可以許多可選形式來實施，并且不應僅限于本文闡述的實施例。此外，本文使用的術語僅是用于描述具體實施例的目的而不限于本專利技術的示例性實施例。如本文所使用的，單數形式“一個”用于包括復數形式，除非另有明確指定。還應該理解，術語“包括”和/或“包含”表明所指特征、步驟或部件的存在，但不排除一個或多個其他特征、步驟或部件的存在或附加。還應該注意，在一些可選實施方式中，功能/動作可以不以圖中所示的順序來執行。例如，連續示出的兩個附圖實際上可以基本并行執行，或者有時可以逆序執行，這取決于所涉及的功能/動作。圖1是根據本公開一個實施例的示例性環形壓控振蕩器(VCO)100的示意性框圖。VCO100包括以環結構連接的多個延遲級102，以自動地諧振并生成諧振差分輸出信號outp、outn，它們的頻率是施加給VCO100的三個不同的VCO控制信號Vband、Vcoarse和Vfine的函數。盡管VCO100僅具有兩個延遲級102，但本領域技術人員應該理解，本公開的VCO可具有任何適當數量的被連接以形成環的延遲級102。VCO100還包括功率控制電路104，其基于(i)VCO控制信號Vband和(ii)開關控制信號Cenable將電源電壓Vccd轉換為向每個延遲級102施加操作功率的操作電壓Vc。以下進一步詳細描述的功率控制電路104調節電源電壓Vccd而不要求提供專用的基于運算放大器的電壓調節器。圖2是用于VCO控制信號Vband、Vcoarse和Vfine的不同組合的圖1的VCO100的輸出信號的頻率的圖形表示，其中：·Vband控制用于VCO輸出信號的多個不同的可用頻率帶中的一個的選擇，其中圖2表示n個不同的頻率帶Vband0、Vband1、…、Vbandn，其中每個頻率帶都包括多個不同斜率的頻率曲線；·Vcoarse控制由Vband選擇的對應頻率曲線內的對應頻率曲線的選擇，其中圖2表示用于每個不同頻率帶的m個不同的頻率曲線Vcoarse0、Vcoarse1、…、Vcoarsem；以及·Vfine控制沿著由Vband選擇的對應頻率曲線內的由Vcoarse選擇的對應頻率曲線的位置的選擇。在圖1的VCO100的特定實施方式中，控制信號Vband、Vcoarse和Vfine中的每一個都是由數字控制器(未示出)生成的模擬電壓，該數字控制器可以生成用于每個控制信號的有限數量的不同電壓電平。在這種實施方式中，圖2的曲線實際上僅僅是有限設置點的集合，其中曲線中的每個不同點都表示三個控制信號的唯一組合。對于VCO100的典型實施方式，Vband、Vcoarse和Vfine中的每一個的連續值之間的差異使得點的集合有效地形成圖2的不同頻率帶，其中每個帶都包含多個不同斜率的頻率曲線。在這種實施方式中，Vband用作最粗分辨率控制信號，Vcoarse用作中分辨率控制信號，以及Vfine用作最細分辨率控制信號。注意，圖2所示的曲線是為了說明的目的而不用于限制或精確地表示Vband、Vcoarse和Vfine與用于本專利技術所有實施方式的VCO輸出頻率之間的關系。圖3是可用于實施圖1的每個延遲級102的電路的示意性晶體管等級示圖。延遲級102接收來自VCO環中的先前延遲級的差分輸入信號inp、inn，并生成施加于VCO環中的下一延遲級的延遲差分輸出信號outp、outn。延遲級102包括兩個p型(例如，PMOS)晶體管P1和P2以及六個n型(例如，NMOS)晶體管N1-N8。如傳統的VCO延遲級，晶體管P1-P2和N1-N4被連接以形成兩個交叉連接的反相器。如傳統的VCO延遲級，操作電壓Vc被施加給晶體管P1和P2的源極。晶體管N5-N6被連接以形成第一電流調節器，其調節可用于通過晶體管N3的電流量。類似地，晶體管N7-N8被連接以形成第二電流調節器，其控制可用于通過晶體管N4的電流量。本領域技術人員應該理解，具有其他方式來實施電流調節器，諸如使用用于每個電流調節器的單個晶體管。晶體管N1-N8是三阱n型器件，其中：·電壓Vssd被施加給每個器件的p襯底連接以及晶體管N1-N5和N8的本體(也已知為盆或塊)；·電壓Vnw被施加給本文檔來自技高網...

【技術保護點】
一種振蕩器，包括連接在環中的多個延遲級，其中：每個延遲級被連接以向從所述環中的先前延遲級接收的輸入信號施加延遲，以生成被施加至所述環中的下一延遲級的延遲輸出信號；每個延遲級包括交叉耦合反相器，所述交叉耦合反相器包括相應的NMOS晶體管、第一電流調節器和第二電流調節器，每個電流調節器包括形成在三阱工藝中并且具有本體連接、深阱連接和柵極連接的至少一個NMOS晶體管；第一控制信號被連接以控制被提供給所述至少一個延遲級的功率；第二控制信號與所述第一電流調節器和所述第二電流調節器中的所述至少一個NMOS晶體管的所述本體連接電耦合，其中所述第二控制信號的電壓電平影響可用于流經所述交叉耦合反相器的相應NMOS晶體管的電流的量，以及由所述至少一個延遲級施加的所述延遲的幅度是所述第一控制信號和所述第二控制信號的函數。

【技術特征摘要】
2015.07.13 US 14/797,2061.一種振蕩器，包括連接在環中的多個延遲級，其中：每個延遲級被連接以向從所述環中的先前延遲級接收的輸入信號施加延遲，以生成被施加至所述環中的下一延遲級的延遲輸出信號；每個延遲級包括交叉耦合反相器，所述交叉耦合反相器包括相應的NMOS晶體管、第一電流調節器和第二電流調節器，每個電流調節器包括形成在三阱工藝中并且具有本體連接、深阱連接和柵極連接的至少一個NMOS晶體管；第一控制信號被連接以控制被提供給所述至少一個延遲級的功率；第二控制信號與所述第一電流調節器和所述第二電流調節器中的所述至少一個NMOS晶體管的所述本體連接電耦合，其中所述第二控制信號的電壓電平影響可用于流經所述交叉耦合反相器的相應NMOS晶體管的電流的量，以及由所述至少一個延遲級施加的所述延遲的幅度是所述第一控制信號和所述第二控制信號的函數。2.根據權利要求1所述的振蕩器，還包括第三控制信號，所述第三控制信號與所述第一電流調節器和所述第二電流調節器的所述至少一個NMOS晶體管的柵極耦合，其中所述第三控制信號的電壓電平的電壓中的增加使所述第一電流調節器和所述第二電流調節器更加導通以減少所述延遲級的輸出節點處的電容負載。3.根據權利要求1所述的振蕩器，其中所述振蕩器是壓控振蕩器。4.根據權利要求1所述的振蕩器，還包括功率控制電路，所述功率控制電路被連接以基于所述第一控制信號控制被提供給所述至少一個延遲級的所述功率，其中所述功率控制電路被連接以調節所施加的電源電壓而不需要專用的基于運算放大器的電壓調節器。5.根據權利要求4所述的振蕩器，其中所述功率控制電路包括：功率調節晶體管，連接在所述電源電壓和所述至少一個延遲級的電源節點之間，其中所述第一控制信號被連接以被施加至所述功率調節晶體管的柵極；以及至少第一電容器，與所述功率調節晶體管并聯連接。6.根據權利要求5所述的振蕩器，其中：所述功率控制電路還包括與所述功率調節晶體管和所述第一電容器并聯連接的開關電容器支路，其中所述開關電容器支路包括與開關串聯連接的第二電容器；當所述開關打開時，所述功率控制電路的電容基于所述第一電容器并且與所述第二電容器無關；以及當所述開關閉合時，所述功率控制電路的電容基于所述第一電容器和所述第二電容器的組合。7.根據權利要求6所述的振蕩器，其中包括所述振蕩器的電路的設置時間在所述開關打開的情況下比在所述開關閉合的情況下短。8.根據權利要求1所述的振蕩器，其中每個延遲級包括含P輸入節點的對和N輸入節點的對的差分輸入、含P輸出和N輸出的差分輸出，其中所述電流調節器的每一個的一個節點分別與所述差分輸出的所述P輸出或所述N輸出連接，并且所述P輸入節點中的一個與所述N輸入節點中的一個耦合至所述第...

【專利技術屬性】
技術研發人員：V·霍，M·賈亞拉姆，H·徹澤爾，D·李，
申請(專利權)人：美國萊迪思半導體公司，
類型：發明
國別省市：美國;US