電子設備和用于制造其的方法技術

一種用于制造包括半導體存儲器的電子設備的方法可以包括：在襯底上形成其中層間電介質層與材料層交替層疊的層疊結構；形成多個孔，所述多個孔被布置為具有基本上恒定的間隔，同時通過穿過層疊結構而暴露襯底；在所述多個孔的第一孔中形成溝道層；在所述多個孔的第二孔中形成虛設層；在包括虛設層和溝道層的所得結構上形成掩模圖案，以暴露沿第一方向延伸同時與沿第一方向布置的虛設層重疊的區域；以及通過使用掩模圖案作為刻蝕阻擋來刻蝕層疊結構并且去除虛設層而形成狹縫。

【技術實現步驟摘要】
相關申請的交叉引用本申請要求于2015年5月22日提交的第10-2015-0071716號韓國專利申請的優先權，該韓國專利申請通過引用整體合并于此。
本公開的示例性實施例總體涉及一種半導體器件，更具體地，涉及一種包括從襯底垂直層疊的多個存儲單元的電子設備和用于制造其的方法。
技術介紹
半導體器件可以包括例如與非(NAND)型閃存等，這樣的半導體器件即使提供給半導體器件的電源中斷也能夠儲存數據并基本上維持儲存的數據。具有在硅襯底上以單層形成的存儲單元的二維半導體器件趨近集成度極限。近期，已經提出了具有從硅襯底垂直層疊的多個存儲單元的三維半導體器件。
技術實現思路
在實施例中，提供了一種用于制造包括半導體存儲器的電子設備的方法。該方法可以包括：在襯底上形成其中層間電介質層與材料層交替層疊的層疊結構；形成多個孔，所述多個孔被布置為具有基本上恒定的間隔，同時通過穿過層疊結構而暴露襯底；在所述多個孔的第一孔中形成溝道層；在所述多個孔的第二孔中形成虛設層；在包括虛設層和溝道層的所得結構上形成掩模圖案，以暴露沿第一方向延伸同時與沿第一方向布置的虛設層重疊的區域；以及通過使用掩模圖案作為刻蝕阻擋來刻蝕層疊結構并且去除虛設層而形成狹縫。在實施例中，可以提供一種包括半導體存儲器的電子設備。半導體存儲器可以包括：多個溝道層，從襯底沿垂直方向延伸；層間電介質層和柵電極層，在襯底上沿溝道層交替層疊；存儲層，介于溝道層與柵電極層之間；以及狹縫，形成在層間電介質層與柵電極層的層疊結構中并且沿第一方向延伸。狹縫可以包括凸部，凸部具有比凹部相對大的沿第二方向的寬度，凹部具有相對小的沿第二方向的寬度，第二方向與第一方向交叉。在實施例中，可以提供一種包括半導體存儲器的電子設備。半導體存儲器可以包括：多個溝道層，從襯底沿垂直方向延伸；層間電介質層和柵電極層，在襯底上沿溝道層交
替層疊；存儲層，介于溝道層與柵電極層之間；以及狹縫，形成在層間電介質層與柵電極層的層疊結構中并且沿第一方向延伸。狹縫可以包括與第二凸部鏡像的第一凸部，第二凸部分別位于第一凸部對面。狹縫可以包括與第二凹部鏡像的第一凹部，第二凹部分別位于第一凹部對面。附圖說明圖1A、圖1B、圖2A、圖2B、圖2C、圖3A、圖3B、圖4A、圖4B、圖5和圖6是用于解釋對比示例的半導體器件、用于制造其的方法及其問題的示圖。圖7A、圖7B、圖8A、圖8B、圖8C、圖9A、圖9B、圖10A、圖10B、圖11和圖12是圖示用于解釋根據各種實施例的半導體器件及其制造方法的示例代表的示圖。圖13是基于實施例實現存儲電路的微處理器的配置圖的示例代表。圖14是基于實施例實現存儲電路的處理器的配置圖的示例代表。圖15是基于實施例實現存儲電路的系統的配置圖的示例代表。圖16是基于實施例實現存儲電路的數據儲存系統的配置圖的示例代表。圖17是基于實施例實現存儲電路的存儲系統的配置圖的示例代表。具體實施方式以下將參照附圖描述各種實施例。然而，實施例可以以不同的形式來實施并且不應當被解釋為局限于本文所闡述的實施例。更確切地說，提供這些實施例使得本公開將是徹底的和完整的，這些實施例將把本公開的范圍充分地傳達給本領域技術人員。貫穿本公開，相同的附圖標記在各種附圖和實施例中始終指相同的部分。將首先描述在制造對比示例的半導體器件時出現的問題。圖1A、圖1B、圖2A、圖2B、圖2C、圖3A、圖3B、圖4A、圖4B、圖5和圖6是用于解釋對比示例的半導體器件、用于制造其的方法及其問題的示圖。圖1A、圖2A、圖3A和圖4A是平面圖，圖1B、圖2B、圖3B和圖4B是沿圖1A、圖2A、圖3A和圖4A的線A1-A1’截取的剖面圖。圖5和圖6是用于解釋圖4A和圖4B的后續工藝的剖面圖。參照圖1A和圖1B，可以在襯底10(其中已經形成有預定下部結構)上交替層疊多個層間電介質層11和多個犧牲層12。可以選擇性地刻蝕層間電介質層11和犧牲層12的交替層疊結構，從而形成通過穿過交替層疊結構而暴露襯底10的一部分的溝道孔CH1。溝道孔CH1可以形成在除要布置狹縫的區域以外。在下文中，布置狹縫的區域將被稱為狹縫區SA，布置溝道孔CH1的區域將被稱為溝道區CA。在溝道區CA中，可以以Z字型來布置溝道孔CH1。在線A1-A1’上，狹縫區SA置于其間的相鄰溝道孔CH1之間的間隔可以明顯大于任意一個溝道區CA中包括的相鄰溝道孔CH1之間的間隔。參照圖2A和圖2B，可以在溝道孔CH1的側壁上形成存儲層14，然后可以形成溝道層15以填充其中形成有存儲層14的溝道孔CH1。參照通過將圖2B的部分P1放大而得到的圖2C，存儲層14可以包括按照接近溝道層15的次序順序布置的隧道絕緣層14A、電荷儲存層14B和電荷阻擋層14C。參照圖3A和圖3B，可以在圖2A和圖2B的結構上形成用于形成狹縫的掩模圖案M1。掩模圖案M1可以僅暴露要形成狹縫的區域并覆蓋其他區域。狹縫可以位于狹縫區SA中。參照圖4A和圖4B，可以通過采用圖3A和圖3B的掩模圖案M1作為刻蝕阻擋來刻蝕層間電介質層11和犧牲層12的交替層疊結構，從而形成沿第一方向延伸的狹縫S1。通過狹縫S1，交替層疊結構可以在與第一方向交叉的第二方向上被劃分為兩部分。當狹縫S1形成時，襯底10的一部分也可以通過過刻蝕被刻蝕。可以在用于形成狹縫S1的刻蝕工藝中去除掩模圖案M1，或者可以通過分離工藝來去除掩模圖案M1。參照圖5，可以去除由狹縫S1暴露的犧牲層12。在下文中，將把通過去除犧牲層12而形成的空間稱為凹槽G1。凹槽G1可以形成為圍繞溝道層15，同時位于在垂直于襯底10的表面的垂直方向上相鄰的層間電介質層11之間。參照圖6，可以將柵電極層16形成為填充在凹槽G1中。可以以這樣的方式來形成柵電極層16，即，沿圖5的工藝所得結構沉積導電材料，并且執行刻蝕工藝使得導電材料存在于凹槽G1中。結果，可以制造圖6中所示的半導體器件。在該半導體器件中，一個存儲單元MC可以包括一個溝道層15、圍繞該溝道層15的一個柵電極層16以及介于其間的存儲層14。根據施加至柵電極層16的電壓，電荷可以從溝道層15引入至電荷儲存層14B，或者電荷儲存層14B的電荷可以被放電至溝道層15，使得不同類型的數據可以儲存在存儲單元MC中。然而，根據對比示例的半導體器件及其制造方法，可能出現下面的問題。例如，溝道孔CH1和溝道層15有規律地布置在溝道區CA中，但是狹縫區SA破壞了這種布置規律。因此，鄰近狹縫區SA的溝道孔CH1和溝道層15的平面形狀變形。在這種情況下，由于在填充和刻蝕凹槽G1中的導電材料以形成柵電極層16的工藝中導電材料的非一致損失等，可以形成不一致的柵電極層16。結果，在對比示例中，存儲單元MC的特性可以是不一致的。另外，沿第二方向應該確保預定水平或更大的狹縫S1的寬度。只有當狹縫S1的寬度增大至預定水平或更大時，才可以通過狹縫S1容易地分離層疊結構，并且才可以通過狹縫S1來容易地執行犧牲層12的去除工藝以及柵電極層16的形成工藝。然而，在對比示例中，當狹縫S1的寬度增大時，半導體器件的面積會增大。在本實施例中，可以解決前述對比示例的問題，從而提供半導體器件及其制造方法，通過其可以確保一致的存儲單元特性并且減小其面積。圖7A、本文檔來自技高網...

【技術保護點】
一種用于制造包括半導體存儲器的電子設備的方法，包括：在襯底上形成其中層間電介質層與材料層交替層疊的層疊結構；形成多個孔，所述多個孔被布置為具有基本上恒定的間隔同時通過穿過層疊結構而暴露襯底；在所述多個孔的第一孔中形成溝道層；在所述多個孔的第二孔中形成虛設層；在包括虛設層和溝道層的所得結構上形成掩模圖案，以暴露沿第一方向延伸同時與沿第一方向布置的虛設層重疊的區域；以及通過使用掩模圖案作為刻蝕阻擋來刻蝕層疊結構并且去除虛設層而形成狹縫。

【技術特征摘要】
2015.05.22 KR 10-2015-00717161.一種用于制造包括半導體存儲器的電子設備的方法，包括：在襯底上形成其中層間電介質層與材料層交替層疊的層疊結構；形成多個孔，所述多個孔被布置為具有基本上恒定的間隔同時通過穿過層疊結構而暴露襯底；在所述多個孔的第一孔中形成溝道層；在所述多個孔的第二孔中形成虛設層；在包括虛設層和溝道層的所得結構上形成掩模圖案，以暴露沿第一方向延伸同時與沿第一方向布置的虛設層重疊的區域；以及通過使用掩模圖案作為刻蝕阻擋來刻蝕層疊結構并且去除虛設層而形成狹縫。2.如權利要求1所述的方法，其中，在與第一方向交叉的第二方向上，由掩模圖案暴露的所述區域的寬度小于虛設層的寬度。3.如權利要求1所述的方法，其中，狹縫包括凸部，凸部具有比凹部相對大的沿第二方向的寬度，凹部具有相對小的沿第二方向的寬度。4.如權利要求3所述的方法，其中，凸部和凹部沿第一方向交替地布置。5.如權利要求1所述的方法，其中，所述多個孔被布置為沿第一方向基本上位于直線上，沿第二方向不位于直線上而是彼此交叉。6.如權利要求5所述的方法，其中，狹縫包括凸部，凸部具有比凹部相對大的沿第二方向的寬度，凹部具有相對小的沿第二方向的寬度，凹部形成在分別與鄰近狹縫的多個溝道層相對應的位置處，以及凸部形成在分別與鄰近狹縫的所述多個溝道層之間的區域相對應的位置處。7.如權利要求1所述的方法，其中，虛設層由與層間電介質層或材料層基本上相同的材料形成。8.如權利要求7所述的方法，其中，同時執行刻蝕層疊結構和去除虛設層。9.如權利要求1所述的方法，其中，同時執行刻蝕層疊結構以形成狹縫以及去除掩模圖案。10.如權利要求7所述的方法，其中，同時執行刻蝕層疊結構、去除虛設層以及去除掩模圖案。11.如權利要求1所述的方法，還包括：形成介于溝道層與材料層之間的存儲層。12.如權利要求1所述的方法，還包括在形成狹縫之后：去除材料層；以及利用導電材料填充材料層已經被去除的空間。13.如權利要求1所述的方法，還包括在形成狹縫之后：通過去除材料層來形成凹槽；以及沿凹槽的內表面形成金屬層。14.如權利要求13所述的方法，還包括：利用另一種金屬材料填充凹槽的其余空間，其中，金屬層被配置作為擴散阻擋。15.如權利要求1所述的方法，其中，材料層包括導電材料。16.一種包括半導體存儲器的電子設備，其中，所述半導體存儲器包括：多個溝道層，從襯底沿垂直方向延伸；層間電介質層和柵電極層，在襯底上沿溝道層交替層疊；存儲層，介于溝道層與柵電極層之間；以及狹縫，形成在層間電介質層與柵電極層的層疊結構中并且沿第一方向延伸，其中，狹縫包括與第二凸部鏡像的第一凸部，第二凸部分別位于第一凸部對面，以及其中，狹縫包括與第二凹部鏡像的第一凹部，第二凹部分別位于第二凹部對面。17.如權利要求16所述的電子設備，其中，第一凸部與第二凸部之間的距離大于第一凹部與第二凹部之間的距離。18.如權利要求16所述的電子設備，還包括：凸部，包括第一凸部和第二凸部；凹部，包括第一凹部和第二凹部，其中，多個凸部和多個凹部沿第一方向交替布置。19.一種包括半導體存儲器的電子設備，其中，所述半導體存儲器包括：多個溝道層，從襯底沿垂直方向延伸；層間電介質層和柵電極層，在襯底上沿溝道層交替層疊；存儲層，介于溝道層與柵電極層之間；以及狹縫，形成在層間電介質層與...

【專利技術屬性】
技術研發人員：尹炯舜，
申請(專利權)人：愛思開海力士有限公司，
類型：發明
國別省市：韓國;KR