一種10位元高精度DAC電流源陣列及其布局方法技術

本發明專利技術提供了一種10位元高精度DAC電流源陣列及其布局方法，先生成一個等待旋轉的鏡像，替代等變換的16*16子陣列Z，并將其通過多次變換后得到各個16*16子陣列再組合成最終陣列。本發明專利技術布局方法能夠提高DAC電流源陣列中高低位電流源的匹配性，減小DAC的INL、DNL特性，并且進一步減小了芯片面積，節省空間，還使得電流鏡對電流的復制更精準，此外還可以減小寄生電容值，有效的減小MSB與LSB之間轉換時產生的突波。并有效提高本發明專利技術采用的同重心布局，能夠抵消一階梯度誤差的影響，在保證高轉換精度，高速度的同時，還能夠減小由于系統性誤差和隨機性誤差造成的電流源陣列不匹配，使DAC電路具有更優性能。

【技術實現步驟摘要】

本專利技術屬于半導體集成電路
，涉及電流舵型數模轉換器的電流源陣列布局技術，具體涉及適用于10位元DAC電流源陣列及布局方法。
技術介紹
DAC 即數模轉換器(Digital-to- Analog Converter)，對該模塊的研究和應用主要集中在電流源結構的研究，其重點和難點在研究其不匹配性，匹配良好的DAC具有良好的靜態與動態特征，可以應用于需要高靈敏度的雷達，通信，電子對抗等電子系統中。而DAC的不匹配包括隨機性不匹配和系統性不匹配兩種情況，隨機誤差主要由一些隨機因素造成，例如元件尺寸，摻雜，氧化層厚度及其他影響元件參數的微觀波動，通常可以通過增加元件面積的方式來降低隨機性不匹配給電路帶來的不利影響；系統誤差又稱為梯度誤差，是由于工藝中的工藝異變，接觸電阻，電流的不均勻流動，擴散的相互影響，機械應力，溫度梯度等因素造成的。隨著版圖面積的提升，系統性不匹配對電路的影響會變得越來越嚴重，這時就需要一個精確的布局來消除系統性不匹配的影響。因此，電流源的版圖布局至關重要，直接影響該模塊的性能指標。而現有10位元電流源陣列版圖存在高低位電流源匹配性不佳的問題，且系統性誤差和隨機性誤差較大。
技術實現思路
為解決上述問題，本專利技術公開了一種電流源陣列的布局方法，應用于10位元高精度DAC電流源，明顯改善了誤差累積現象及其靜態特性INL、DNL的線性問題。為了達到上述目的，本專利技術提供如下技術方案：一種10位元高精度DAC電流源陣列布局方法，包括如下步驟：步驟1，按從小到大的順序將1-16數字從左向右排列成一行，然后復制第一行數字得到第二行，復制得到的第二行數字整體向右移動一位，將超出第一行長度的第二行右邊位數整體平移到第二行的左邊，通過上述方式逐行復制到第16行，從而得到16*16的電流源陣列排布；步驟2，在步驟1得到的陣列排布中，沿著右下角到左上角的對角線由下而上依次將1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位電流源的排布方式，從而得到子陣列Z；步驟3：將子陣列Z沿順時針旋轉180o得到子陣列Z1，用DUMMY管A′代替A在子陣列Z中的位置；步驟4：將子陣列Z中的A用B代替，然后將該子陣列沿Y軸對稱翻轉，得到子陣列Z2；步驟5：將子陣列Z2沿順時針方向旋轉180o得到子陣列Z3，步驟6：按照圖5所示的格局將Z陣列設置在左上角， Z2陣列設置在右上角，Z3陣列設置在左下角，Z1陣列設置在右下角，得到最終的10位元電流源陣列排布圖；步驟7：按照陣列中的數字排列對應的電路元件，將相應的電流源元件擺放在對應數字的位置上；步驟8：在陣列周圍擺放dummy保護元件。本專利技術還提供了一種10位元高精度DAC電流源陣列，包括位于左上角的Z陣列，位于右上角的Z2陣列，位于左下角的Z3陣列，位于右下角的Z1陣列，陣列周圍擺放有dummy保護元件；所述Z陣列中自右下角至左上角的對角線上自下而上設置有低電流源A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設有電路元件，在各行中，當低電流源右側具有電路元件時，右側電路元件的數字為自2開始由左至右的遞增序列，當低電流源的左側具有電路元件時，左側電路元件的數字為自16開始由右至左的遞減序列；所述Z1陣列自左上角至右下角的對角線上自上而下設置有低電流源A′、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設有電路元件，在各行中，當低電流源右側具有電路元件時，右側電路元件的數字為自16開始由左至右的遞減序列，當低電流源的左側具有電路元件時，左側電路元件的數字為自2開始由右至左的遞增序列；所述Z2陣列自左下角至右上角的對角線上自下而上設置有低電流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設有電路元件，在各行中，當低電流源右側具有電路元件時，右側電路元件的數字為自16開始由左至右的遞減序列，當低電流源的左側具有電路元件時，左側電路元件的數字為自2開始右至左的遞增序列；所述Z3陣列自右上角至左下角的對角線上自上而下設置有低電流源B、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F，其余位置上設有電路元件，在各行中，當低電流源右側具有電路元件時，右側電路元件的數字為自2開始由左至右的遞增序列，當低電流源的左側具有電路元件時，左側電路元件的數字為自16開始由右至左的遞減序列。進一步的，所述遞增和遞減幅度均為1。與現有技術相比，本專利技術具有如下優點和有益效果：本專利技術布局方法能夠提高DAC電流源陣列中高低位電流源的匹配性，減小DAC的INL、DNL特性，并且進一步減小了芯片面積，節省空間，還使得電流鏡對電流的復制更精準，此外還可以減小寄生電容值，有效的減小MSB與LSB之間轉換時產生的突波。本專利技術采用的同重心布局，能夠抵消一階梯度誤差的影響，在保證高轉換精度，高速度的同時，還能夠減小由于系統性誤差和隨機性誤差造成的電流源陣列不匹配，使DAC電路具有較好的單調性，失調誤差，微分非線性誤差（DNL），積分非線性誤差（INL），無雜散動態范圍（SFDR）以及信噪比（SNR）。附圖說明圖1為子陣列Z示意圖。圖2為子陣列Z1示意圖。圖3為子陣列Z2示意圖。圖4為子陣列Z3示意圖。圖5為各子陣列排布圖。圖6為本專利技術方法產生的高精度共重心電流源陣列布局圖。圖7為本專利技術方法產生的高精度布局圖INL的MATLAB模擬。圖8為本專利技術方法產生的高精度布局圖DNL的MATLAB模擬。圖9為傳統方法高低位電流源轉換時的突變波形示意圖。圖10為本專利技術方法高低位電流源轉換時的突變波形示意圖。具體實施方式以下將結合具體實施例對本專利技術提供的技術方案進行詳細說明，應理解下述具體實施方式僅用于說明本專利技術而不用于限制本專利技術的范圍。10位的電流舵DAC電流源陣列共需要1024顆電流源元件，組成一個32*32的陣列，本專利技術首先生成一個等待旋轉，鏡像，替代等變換的16*16子陣列Z，并將其通過多次變換后得到各個16*16子陣列后按照特定的位置關系組合成最終陣列，本專利技術通過以下步驟布局8位元高精度DAC電流源陣列：步驟1：生成16*16（行*列）子陣列Z。按從小到大的順序將1-16數字從左向右排列成一行，然后復制第一行數字得到第二行，復制得到的第二行數字整體向右移動一位，將超出第一行長度的第二行右邊位數整體平移到第二行的左邊，平移到左邊的數字按從小到大的順序從左向右排列。隨后復制第二行數字得到第三行，復制得到的第三行數字整體右移一位，將超出第二行長度的第三行右邊位數整體平移到第三行的左邊，平移過去的數字按從小到大的順序從左向右排列……通過上述方式繼續復制到第16行，從而得到16*16的電流源陣列排布。步驟2：替換電流源。由于4位高位電流源實際只需要15個電流源，所以在得到的16*16電流源陣列中將數字1用低位電流源（用A-F表示低位電流源的1-6位）代替。具體方法如下：沿著16*16電流源陣列右下角到左上角的對角線由下而上依次將1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位電流源的排布方式。至此，我們得到子陣列Z；如圖1所示。步驟3：生成子陣列Z1。將子陣列Z本文檔來自技高網...

【技術保護點】
一種10位元高精度DAC電流源陣列的布局方法，其特征在于，包括如下步驟：步驟1，按從小到大的順序將1?16數字從左向右排列成一行，然后復制第一行數字得到第二行，復制得到的第二行數字整體向右移動一位，將超出第一行長度的第二行右邊位數整體平移到第二行的左邊，通過上述方式逐行復制到第16行，從而得到16*16的電流源陣列排布；步驟2，在步驟1得到的陣列排布中，沿著右下角到左上角的對角線由下而上依次將1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位電流源的排布方式，從而得到子陣列Z；步驟3：將子陣列Z沿順時針旋轉180o得到子陣列Z1，用DUMMY管A′代替A在子陣列Z中的位置；步驟4：將子陣列Z中的A用B代替，然后將該子陣列沿Y軸對稱翻轉，得到子陣列Z2；步驟5：將子陣列Z2沿順時針方向旋轉180o得到子陣列Z3，步驟6：按照圖5所示的格局將Z陣列設置在左上角，?Z2陣列設置在右上角，Z3陣列設置在左下角，Z1陣列設置在右下角，得到最終的10位元電流源陣列排布圖；步驟7：按照陣列中的數字排列對應的電路元件，將相應的電流源元件擺放在對應數字的位置上；步驟8：在陣列周圍擺放dummy保護元件。...

【技術特征摘要】
1.一種10位元高精度DAC電流源陣列的布局方法，其特征在于，包括如下步驟：步驟1，按從小到大的順序將1-16數字從左向右排列成一行，然后復制第一行數字得到第二行，復制得到的第二行數字整體向右移動一位，將超出第一行長度的第二行右邊位數整體平移到第二行的左邊，通過上述方式逐行復制到第16行，從而得到16*16的電流源陣列排布；步驟2，在步驟1得到的陣列排布中，沿著右下角到左上角的對角線由下而上依次將1用A、F、E、F、D、F、E、F、C、F、E、F、D、F、E、F代替就得到在主象限中低位電流源的排布方式，從而得到子陣列Z；步驟3：將子陣列Z沿順時針旋轉180o得到子陣列Z1，用DUMMY管A′代替A在子陣列Z中的位置；步驟4：將子陣列Z中的A用B代替，然后將該子陣列沿Y軸對稱翻轉，得到子陣列Z2；步驟5：將子陣列Z2沿順時針方向旋轉180o得到子陣列Z3，步驟6：按照圖5所示的格局將Z陣列設置在左上角， Z2陣列設置在右上角，Z3陣列設置在左下角，Z1陣列設置在右下角，得到最終的10位元電流源陣列排布圖；步驟7：按照陣列中的數字排列對應的電路元件，將相應的電流源元件擺放在對應數字的位置上；步驟8：在陣列周圍擺放dummy保護元件。2.一種10位元高精度DAC電流源陣列，其特征在于：包括位于左上角的Z陣列，位于右上角的Z2陣列，位于左下角的Z3陣列，位于右下角的Z1陣列，陣列周圍擺放有dummy保護元件；所述Z陣列中自右下角至左上角的對角線上自下而上設置有低電流源A、F、E、...

【專利技術屬性】
技術研發人員：武鵬斌，孫玉龍，梁仁榮，
申請(專利權)人：南京德睿智芯電子科技有限公司，
類型：發明
國別省市：江蘇;32