一種基于憶阻器與MOS管的異或門邏輯電路制造技術

本實用新型專利技術涉及一種基于憶阻器與MOS管的異或門邏輯電路，包括第一憶阻器M1與第二憶阻器M2，第一憶阻器M1的負端作為第一輸入端V1與第一PMOS管P1的源極連接，第二憶阻器M2的負端作為第二輸入端V2與第二PMOS管P2的源極連接；還包括第一NMOS管N1與第二NMOS管N2，第一憶阻器M1的正端、第二憶阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1與第二NMOS管N2的柵極互相連接；第一PMOS管P1、第二PMOS管P2、第一NMOS管N1與第二NMOS管N2的漏極互相連接并作為輸出端Vout，第一NMOS管N1的源極與第二NMOS管N2的源極相互連接且接地。本實用新型專利技術為憶阻器在邏輯運算中可發揮的作用提供了一種新的思路。

【技術實現步驟摘要】

本技術涉及一種基于憶阻器與MOS管的異或門邏輯電路。
技術介紹
異或門(XOR)是數字電路中的一種基本邏輯電路。當輸入不同時，輸出為高電平；當輸入相同時，輸出低電平。異或門邏輯電路在數字系統中與其它邏輯相結合，共同完成復雜的邏輯運算功能，如利用異或、與非、或非組合完成某種編解碼功能等。傳統的異或門邏輯電路主要由多個MOS管組合而成，面積較大。同時，隨著摩爾定律即將終結，MOS管尺寸很難再減小，傳統CMOS邏輯電路的面積不能繼續相應的變小。隨著新型微電子器件的出現，利用新型納米級器件和傳統MOS器件結合研發高性能邏輯電路成為目前微電子技術發展的一個重要研究方向。
技術實現思路
本技術的目的在于提供一種基于憶阻器與MOS管的異或門邏輯電路，為憶阻器在邏輯運算中可發揮的作用提供了一種新的思路。為實現上述目的本技術采用以下技術方案實現：一種基于憶阻器與MOS管的異或門邏輯電路，其特征在于：包括第一憶阻器M1與第二憶阻器M2，所述第一憶阻器M1的負端作為第一輸入端V1與第一PMOS管P1的源極連接，所述第二憶阻器M2的負端作為第二輸入端V2與第二PMOS管P2的源極連接；還包括第一NMOS管N1與第二NMOS管N2，第一憶阻器M1的正端、第二憶阻器M2的正端、第一PMOS管P1的柵極、第二PMOS管P2的柵極、第一NMOS管N1的柵極與第二NMOS管N2的柵極互相連接；第一PMOS管P1的漏極、第二PMOS管P2的漏極、第一NMOS
管N1的漏極與第二NMOS管N2的漏極互相連接并作為輸出端Vout，所述第一NMOS管N1的源極與第二NMOS管N2的源極相互連接且接地。本技術與現有技術相比具有以下有益效果：本技術利用憶阻器的阻變規律，結合MOS管搭建電路成功實現了異或邏輯功能；本技術的異或邏輯電路與傳統MOS管異或邏輯電路相比，具有電路簡單、面積小、功耗低等優點。本技術為憶阻器在邏輯運算中可發揮的作用提供了一種新的思路，想法新穎，思路可行。附圖說明圖1是憶阻器模型示意圖。圖2是憶阻器模型的阻值變化曲線圖。圖3是本技術的異或邏輯電路圖。圖4是本技術一實施例的異或邏輯仿真驗證圖。具體實施方式下面結合附圖及實施例對本技術做進一步說明。憶阻器某時刻的電阻與之前流過的電流有關，內部結構表現為摻雜區與非摻雜區的比例決定當前的阻值，具體的阻值Rmem計算公式如下：Rmem(t)＝Ronx+Roff(1-x) x = w D ∈ [ 0 , 1 ] ]]>其中，Rmem為憶阻器的阻值，x為t時刻憶阻器中摻雜區與非摻雜區邊界的位置，如圖1所示，w為摻雜層即憶阻器中摻雜層TiO2-n的厚度，D為憶阻器中摻雜層TiO2-n與非摻雜層TiO2的總厚度，Ron和Roff分別為憶阻器在開啟狀態即氧化物全為摻雜物TiO2-n和關斷狀態即氧化物全為非摻雜物TiO2時的電阻。憶阻器中摻雜層與非摻雜層的邊界移動速度與流過的電流亦有關系，因此可另表示為：x(t)＝∫ki(t)f(x)dt k = u v R o n D 2 ]]>其中：i(t)為t時刻流過憶阻器的電流；f(x)為窗函數；uv為摻雜物即憶阻器中摻雜物TiO2-n的遷移率。憶阻器的記憶性通過TiO2與TiO2-n之間的轉換體現出來。在當電流正向流過憶阻器時，氧原子由TiO2-n層漂移至TiO2層，使得一定厚度的TiO2變化為TiO2-n。在這樣的變化下，憶阻器的導電性不斷增強，電阻隨之減小。而當電流負向流經憶阻器時，氧原子由TiO2漂移至TiO2-n，一定厚度的TiO2-n變化為TiO2，憶阻器的導電性不斷減弱，電阻也隨之增大。憶阻器的阻值變化特性請參照圖2，給憶阻器正端施加一激勵Vin＝5sin(10t)(單位：V)，圖中分別顯示了激勵、流經憶阻器的電流、憶阻器電阻三個變量的變化過程。請參照圖3，本技術提供一種基于憶阻器與MOS管的異或門邏輯電路：包括第一憶阻器M1與第二憶阻器M2，所述第一憶阻器M1的負端作為第一輸入端V1與第一PMOS管P1的源極連接，所述第二憶阻器M2的負端作為第二輸入端V2與第二PMOS管P2的源極連接；還包括第一NMOS管N1與第二NMOS管N2，第一憶阻器M1的正端、第二憶阻器M2的正端、第一PMOS管P1的柵極、第二PMOS管P2的柵極、第一NMOS管N1的柵極與第二NMOS管N2的柵極互相連接，即圖中的V3端；第一PMOS管P1的漏極、第二PMOS管P2的漏極、第一NMOS管N1的漏極與第二NMOS管N2的漏極互相連接并作為輸出端Vout，所述第一NMOS管N1的源極與第二NMOS管N2的源極相互連接且接地。當第一輸入端V1為高電平，第二輸入端V2為低電平時，產生的電流反向流過所述第一憶阻器M1，正向流過所述第二憶阻器M2，從而使第一憶阻器M1的電阻逐漸增大至關斷狀態時電阻Roff，第二憶阻器M2的電阻逐漸減小至開啟狀態時電阻Ron，第一憶阻器M1與第二憶阻器M2的正端電壓V3為低電平，第一PMOS管P1導通，第一NMOS管N1、第二NMOS管N2與第二PMOS管P2截止，輸出端Vout為高電平；當第一輸入端V1為低電平，第二輸入端V2為高電平時，產生的電流正向流過所述第一憶阻器M1，反向流過所述第二憶阻器M2，從而使第一憶阻器M1的電阻逐漸減小至開啟狀態時電阻Ron，第二憶阻器M2的電阻逐漸增大至關斷狀態時電阻Roff，第一憶阻器M1與第二憶阻器M2的正端電壓V3為低電平，第二PMOS管P2導通，第一NMOS管N1、第二NMOS管N2與第一PMOS管P1截止，輸出端Vout為高電平；當第一輸入端V1與第二輸入端V2同為高電平時，無電流流過所述第一憶阻器M1與第二憶阻器M2，第一NMOS管N1與第二NMOS管N2導通，第一PMOS管P1與第二PMOS管P2截止，輸出端Vout為低電平；當第一輸入端V1與第二輸入端V2同為低電平時，第一NMOS管N1、第二NMOS管N2、第一PMOS管P1與第二PMOS管P2均截止，輸出端Vout為低電平。進一步的，所述第一憶阻器M1與第二憶阻器M2的正端電壓V3為其中，V3為第一憶阻器M1與第二憶阻器M2的正端電壓，Ron為第一憶阻器M1與第二憶阻器M2開啟狀態時電阻，Roff為第一憶阻器M1與第二憶阻器M2關斷狀態時電阻。為進一步證明電路實現邏輯異或的正確性，本專利技術輸入了兩個脈沖波形仿真驗證了電路實現異或邏輯的功能，波形變化如圖4所示，第一輸入端V1、第二輸入端V2均為Vpp＝5V，T＝100ms、占空比50％的方波，從圖中可以看出，當第一輸入端V1、第二輸入端V2電平相同時，輸出Vout為低電平，當第一輸入端V1、第二輸入端V2本文檔來自技高網...

【技術保護點】
一種基于憶阻器與MOS管的異或門邏輯電路，其特征在于：包括第一憶阻器M1與第二憶阻器M2，所述第一憶阻器M1的負端作為第一輸入端V1與第一PMOS管P1的源極連接，所述第二憶阻器M2的負端作為第二輸入端V2與第二PMOS管P2的源極連接；還包括第一NMOS管N1與第二NMOS管N2，第一憶阻器M1的正端、第二憶阻器M2的正端、第一PMOS管P1的柵極、第二PMOS管P2的柵極、第一NMOS管N1的柵極與第二NMOS管N2的柵極互相連接；第一PMOS管P1的漏極、第二PMOS管P2的漏極、第一NMOS管N1的漏極與第二NMOS管N2的漏極互相連接并作為輸出端Vout，所述第一NMOS管N1的源極與第二NMOS管N2的源極相互連接且接地。

【技術特征摘要】
1.一種基于憶阻器與MOS管的異或門邏輯電路，其特征在于：包括第一憶阻器M1與第二憶阻器M2，所述第一憶阻器M1的負端作為第一輸入端V1與第一PMOS管P1的源極連接，所述第二憶阻器M2的負端作為第二輸入端V2與第二PMOS管P2的源極連接；還包括第一NMOS管N1與第二NMOS管N2，第一憶阻器M1的正端、第二憶阻器M...

【專利技術屬性】
技術研發人員：魏榕山，李睿，于靜，
申請(專利權)人：福州大學，
類型：新型
國別省市：福建;35