互連介質層的制作方法、互連介質層和互連層的制作方法技術

本申請公開了一種互連介質層的制作方法、互連介質層和互連層的制作方法。其中，互連介質層的制作方法包括以下步驟：形成阻擋層，阻擋層為含硅碳化物；在阻擋層上形成SiC層；對SiC層進行氧化處理，以在SiC層中遠離阻擋層的一側形成SiO2層；在SiO2層上形成低介電材料層。上述制作方法中，由于SiC層和阻擋層的晶格相匹配，以及SiO2層和低介電材料層的晶格相匹配，從而減小了阻擋層和低介電材料層之間由晶格失配引起的應力，從而提高了阻擋層和低介電材料層之間的結合強度，進而提高了互連介質層的隔離性能。

【技術實現步驟摘要】

本申請涉及半導體集成電路的
，具體而言，涉及一種互連介質層的制作 方法、互連介質層和互連層的制作方法。
技術介紹
互連層通常包括與半導體基體電連接的互連金屬層和設置于互連金屬層之間的 互連介質層。其中，互連金屬層通常沿平行于半導體基體的方向設置，且在沿垂直于半導體 基體的方向上不同互連金屬層通過嵌入結構（包括通孔和設置于通孔中的金屬材料）形成 電連接。上述互連介質層通常為電絕緣材料，用于將互連金屬層隔離開，W避免互連層中產 生漏電流等。 如圖1所示，現有互連介質層通常包括SiCN(NDC)阻擋層10'和設置于SiCN阻擋 層10'上的低介電扣LK)材料層30'。形成上述互連介質層的步驟包括；首先，形成SiCN 阻擋層10';然后，在SiCN阻擋層10'上沉積形成低介電材料層30'，進而形成如圖1所 示的基體結構。其中，低介電材料層30'通常為Si化或滲雜Si化（例如測滲雜Si化、磯滲 雜Si化或測磯滲雜Si化等），且低介電材料層30'包括低介電材料初始層31'和低介電 材料基體層33'。 上述互連介質層，SiCN阻擋層10'用于阻止互連金屬層向互連介質層中擴散，同 時SiCN阻擋層10'還可W作為后續刻蝕互連介質層的刻蝕阻擋層10'。然而，由于SiCN 阻擋層10'和低介電材料層30之間的晶格失配較大，使得SiCN阻擋層10'和低介電材料 層30之間產生較大的應力，從而降低了 SiCN阻擋層10'和低介電材料層30之間的結合強 度，進而降低了互連介質層的隔離性能。目前，針對上述問題還沒有有效的解決方法。
技術實現思路
本申請旨在提供一種， W提高互連介質層中阻擋層和低介電材料層之間的結合強度，進而提高互連介質層的隔離 性能。 為了實現上述目的，本申請提供了一種互連介質層的制作方法，該制作方法包括 W下步驟：形成阻擋層，阻擋層為含娃碳化物；在阻擋層上形成SiC層；對SiC層進行氧化 處理，W在SiC層中遠離阻擋層的一側形成Si〇2層；在Si〇2層上形成低介電材料層。 進一步地，上述制作方法中，在形成SiC層的步驟中，形成高度為阻擋層的高度的 1/4~1的SiC層。 進一步地，上述制作方法中，形成阻擋層之后，采用原位沉積工藝在阻擋層上形成 SiC 層。 進一步地，上述制作方法中，原位沉積工藝的步驟包括；通入有機娃焼和氮氣，有 機娃焼的流量為100~3000sccm，氮氣的流量為100~3000sccm,;進行沉積反應，沉積反 應的功率為100~4000W，沉積反應的時間為5~60s。 進一步地，上述制作方法中，形成Si〇2層的步驟中，形成高度為SiC層的高度的 1/4 ~3/4 的 Si〇2 層。 進一步地，上述制作方法中，氧化處理為氧等離子體處理。 進一步地，上述制作方法中，氧等離子體處理的步驟包括；通入氧氣和氮氣為載 體，氧氣的流量為100~3000sccm，氮氣的流量為100~3000sccm ;進行氧等離子體處理， 氧等離子體處理的功率為100~4000W，氧等離子體處理的時間為10~120s。 進一步地，上述制作方法中，形成低介電材料層的步驟包括；在Si化層上形成低介 電材料初始層；在低介電材料初始層上形成低介電材料基體層，低介電材料初始層和低介 電材料基體層構成低介電材料層。 進一步地，上述制作方法中，阻擋層為SiCN或SiC。 本申請還提供了一種互連介質層，該互連介質層包括；阻擋層，阻擋層為含娃碳化 物；粘結層，設置于阻擋層上，粘結層包括沿遠離阻擋層的方向依次設置的SiC層和Si〇2 層；低介電材料層，設置于粘結層上。 進一步地，上述互連介質層中，粘結層的高度為阻擋層的高度的1/4~1。 進一步地，上述互連介質層中，Si〇2層的高度與SiC層的高度之比為1/3~3。 本申請還提供了一種互連層的制作方法，包括形成互連介質層，刻蝕互連介質層 W形成通孔，W及在通孔中形成金屬層的步驟，其中形成互連介質層的方法為本申請提供 的互連介質層的制作方法。 應用本申請的技術方案，在阻擋層上形成SiC層，并對SiC層進行氧化處理W在 SiC層中遠離阻擋層的一側形成Si〇2層，W及在Si〇2層上形成低介電材料層。由于SiC層 和阻擋層的晶格相匹配，W及Si〇2層和低介電材料層的晶格相匹配，從而減小了阻擋層和 低介電材料層之間由晶格失配引起的應力，從而提高了阻擋層和低介電材料層之間的結合 強度，進而提高了互連介質層的隔離性能。【附圖說明】 構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示 意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中： 圖1示出了現有互連介質層的剖面結構示意圖； 圖2示出了本申請實施方式所提供的互連介質層的制作方法的流程示意圖； 圖3示出了在本申請實施方式所提供的互連介質層的制作方法中，形成阻擋層后 的基體的剖面結構示意圖； 圖4示出了在圖3所示的阻擋層上形成SiC層后的基體的剖面結構示意圖； 圖5示出了對圖4所示的SiC層進行氧化處理，W在SiC層中遠離阻擋層的一側 形成Si化層后的基體的剖面結構示意圖；W及 圖6示出了在圖5所示的Si〇2層上形成低介電材料層后的基體的剖面結構示意 圖。【具體實施方式】 需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可W相 互組合。下面將參考附圖并結合實施例來詳細說明本申請。 需要注意的是，送里所使用的術語僅是為了描述【具體實施方式】，而非意圖限制根 據本申請的示例性實施方式。如在送里所使用的，除非上下文另外明確指出，否則單數形式 也意圖包括復數形式，此外，還應當理解的是，當在本說明書中使用術語"包含"和/或"包 括"時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。 為了便于描述，在送里可W使用空間相對術語，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用來描述如在圖中所示的一個器件或特征與其他器件或特 征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為"在其他器 件或構造上方"或"在其他器件或構造之上"的器件之后將被定位為"在其他器件或構造下 方"或"在其他器件或構造之下"。因而，示例性術語"在……上方"可W包括"在……上方" 和"在……下方"兩種方位。該器件也可W其他不同方式定位（旋轉90度或處于其他方 位），并且對送里所使用的空間相對描述作出相應解釋。 正如
技術介紹
中所介紹的，互連介質層中阻擋層和低介電材料層之間的晶格失配 較大，使得阻擋層和低介電材料層之間產生較大的應力，從而降低了 SiCN阻擋層和低介電 材料層之間的結合強度，進而降低了互連介質層的隔離性能。針對上述問題，本申請的專利技術 人進行研究，提出了一種互連介質層的制作方法。如圖2所示，該制作方法包括W下步驟： 形成阻擋層，阻擋層為含娃碳化物；在阻擋層上形成SiC層；對SiC層進行氧化處理，W在 SiC層中遠離阻擋層的一側形成Si〇2層；在Si〇2層上形成低介電材料層。 上述制作方法中，由于SiC層和阻擋層的晶格相匹配，W及Si〇2層和低介電材料 層的晶格相匹配，本文檔來自技高網...

【技術保護點】
一種互連介質層的制作方法，其特征在于，所述制作方法包括以下步驟：形成阻擋層，所述阻擋層為含硅碳化物；在所述阻擋層上形成SiC層；對所述SiC層進行氧化處理，以在所述SiC層中遠離所述阻擋層的一側形成SiO2層；在所述SiO2層上形成低介電材料層。

【技術特征摘要】

【專利技術屬性】
技術研發人員：周鳴，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31