本實用新型專利技術提供了一種復合高壓半導體器件，其版圖包括沿直線排布的直邊部分，直邊部分設置有增強型器件，增強型器件包括：半導體襯底；并列地位于半導體襯底內的第一高壓阱和第二高壓阱；第一場氧化層，位于第一高壓阱內；第一漏極歐姆接觸區，位于第一場氧化層第一側的第一高壓阱內；第一源極歐姆接觸區，位于第二高壓阱內；第一柵極，至少覆蓋第一源極歐姆接觸區和第一場氧化層第二側之間的半導體襯底，第一場氧化層的第一側遠離第二高壓阱，第一場氧化層的第二側靠近第二高壓阱；其中，第二高壓阱的摻雜濃度小于第一高壓阱的摻雜濃度。本實用新型專利技術有利于提高器件的可靠性。
【技術實現步驟摘要】
本技術涉及半導體器件，尤其涉及一種復合高壓半導體器件。
技術介紹
B⑶(Bipolar-CMOS-DMOS)技術是一種單片集成工藝技術。這種技術能夠在同一芯片上制作二極管(Bipolar )、互補金屬氧化物半導體場效應管(CMOS)和雙擴散金屬氧化物半導體場效應管(DM0S)器件，因此簡稱為B⑶技術。高壓BCD技術一般是指器件耐壓在100V以上的BCD技術，高壓BCD技術目前廣泛應用在AC-DC電源、LED驅動等領域，通常要求功率器件的耐壓達到500V到800V不等。LDM0S(lateral double diffus1n M0S)器件和LIGBT(Lateral Insulated GateBipolar)器件都屬于高壓橫向半導體器件，在AC交流應用中一般作為后續模塊的驅動器件。通常，LDM0S器件和LIGBT器件的所有電極都在器件表面，便于和低壓電路部分集成設i+oRESURF(Reduce Surface Field)技術是應用于高壓橫向半導體器件的一種技術，此技術可以獲得耐壓和導通電阻之間很好的平衡和優化。D.R.Disney等在2001年提出了一種具有雙導電通道的LDM0S器件，此器件結構后來又被稱為“Tr i p 1 e Re surf結構”。但是，此結構的缺點是:此結構的P型埋層電位浮空，使得器件在擊穿時P埋層沒有耗盡，靠近鳥嘴的電場變大，從而降低了器件的可靠性。S.H.Lee等在2008年提出了一種Triple Resurf結構的源指頭尖倒角優化方案，可以在盡量小的損失導通效率下，減小器件的面積。但是此結構的缺點如下:一是p埋層仍然是浮空結構，其缺點如上述D.R.Disney等提出的器件結構的缺點，二是源指頭尖倒角技術需要使用輕摻雜的額外掩模板，這增加了制造成本。
技術實現思路
本技術要解決的技術問題是提供一種復合高壓半導體器件，有利于提高器件的可靠性。為解決上述技術問題，本技術提供了一種復合高壓半導體器件，所述復合高壓半導體器件的版圖包括沿直線排布的直邊部分，所述直邊部分設置有增強型器件，在所述直邊部分的剖面方向上，所述增強型器件包括:半導體襯底；并列地位于所述半導體襯底內的第一高壓阱和第二高壓阱，所述第一高壓阱和第二高壓阱具有第一摻雜類型；第一場氧化層，位于所述第一高壓阱內；第一漏極歐姆接觸區，位于所述第一場氧化層第一側的第一高壓阱內，所述第一漏極歐姆接觸區具有第一摻雜類型或第二摻雜類型，所述第二摻雜類型與第一摻雜類型相反；第一源極歐姆接觸區，位于所述第二高壓阱內，所述第一源極歐姆接觸區具有第一摻雜類型；第一柵極，至少覆蓋所述第一源極歐姆接觸區和所述第一場氧化層第二側之間的半導體襯底，所述第一場氧化層的第一側遠離所述第二高壓阱，所述第一場氧化層的第二側靠近所述第二高壓阱。根據本技術的實施例，所述第二高壓阱的摻雜濃度小于所述第一高壓阱的摻雜濃度。根據本技術的實施例，在所述直邊部分的剖面方向上，所述增強型器件還包括:第一低壓阱，位于所述第二高壓阱內，所述第一低壓阱具有第二摻雜類型，所述第一源極歐姆接觸區位于所述第一低壓阱內。根據本技術的實施例，在所述直邊部分的剖面方向上，所述增強型器件還包括:第二摻雜類型的第一埋層，位于所述第一高壓阱內；第二摻雜類型的第二埋層，位于所述第一低壓阱下方的第二高壓阱內。根據本技術的一個實施例，所述直邊部分包括多個直邊導電部分和多個直邊連接部分，所述直邊導電部分和直邊連接部分相互間隔，其中，在所述直邊導電部分內，所述第一埋層和第二埋層之間存在間隔；在所述直邊連接部分內，所述第一埋層和第二埋層相接。根據本技術的一個實施例，所述第一低壓阱內還具有體接觸區，所述直邊連接部分內的第一埋層和第二埋層通過所述體接觸區連接至地電位。根據本技術的一個實施例，所述第一柵極僅在所述直邊連接部分內通過互連線引出，而在所述直邊導電部分內不引出。根據本技術的一個實施例，所述第一埋層和/或第二埋層為線性變摻雜結構。根據本技術的一個實施例，所述第一高壓阱的深度大于所述第二高壓阱的深度。根據本技術的一個實施例，所述高壓半導體器件的版圖還包括彎曲排布的漏指頭尖倒角部分，所述漏指頭尖倒角部分與所述直邊部分相接，所述漏指頭尖倒角部分設置有耗盡型器件。根據本技術的一個實施例，在所述漏指頭尖倒角部分的剖面方向上，所述耗盡型器件包括:所述半導體襯底；并列地位于所述半導體襯底內的第三高壓阱和第四高壓阱，所述第三高壓阱和第四高壓阱具有第一摻雜類型；第二場氧化層，位于所述第三高壓阱內；第二漏極歐姆接觸區，位于所述第二場氧化層第一側的第三高壓阱內，所述第二漏極歐姆接觸區具有第一摻雜類型，所述第二場氧化層的第一側為遠離所述第四高壓阱的一側；第二低壓阱，位于所述第四高壓阱內，所述第二低壓阱具有第二摻雜類型，所述第二低壓阱作為JFET器件的柵極；第三低壓阱，與所述第二低壓阱并列地位于所述第四高壓阱內，所述第三低壓阱具有第一摻雜類型；JFET歐姆接觸區，位于所述第三低壓阱內，所述JFET歐姆接觸區作為所述JFET器件的源極；其中，所述第四高壓阱的摻雜濃度小于所述第三高壓阱的摻雜濃度。根據本技術的一個實施例，在所述漏指頭尖倒角部分的剖面方向上，所述耗盡型器件還包括:第二摻雜類型的第三埋層，位于所述第三高壓阱內；第二摻雜類型的第四埋層，位于所述第二低壓阱下方的第四高壓阱內。根據本技術的一個實施例，所述增強型器件和耗盡型器件共用漏極。根據本技術的一個實施例，所述第三高壓阱的深度大于所述第四高壓阱的深度。根據本技術的一個實施例，所述高壓半導體器件的版圖還包括彎曲排布的源指頭尖倒角部分，所述源指頭尖倒角部分與所述直邊部分相接，所述源指頭尖倒角部分設置有增強型器件，在所述源指頭尖倒角部分的剖面方向上，所述增強型器件包括:所述半導體襯底；位于所述半導體襯底內的第五高壓阱，所述第五高壓阱具有第一摻雜類型，所述第五高壓阱包括相接的第一區域和第二區域，所述第二區域的摻雜濃度小于第一區域的摻雜濃度；第三場氧化層，位于所述第五高壓阱內；第四低壓阱，與所述第五高壓阱并列地位于所述半導體襯底內；第三漏極歐姆接觸區，位于所述第一場氧化層第一側的第五高壓阱的第一區域內，所述第三漏極歐姆接觸區具有第一摻雜類型或第二摻雜類型；當前第1頁1 2 3 4 本文檔來自技高網...
【技術保護點】
一種復合高壓半導體器件，其特征在于，所述復合高壓半導體器件的版圖包括沿直線排布的直邊部分，所述直邊部分設置有增強型器件，在所述直邊部分的剖面方向上，所述增強型器件包括：半導體襯底；并列地位于所述半導體襯底內的第一高壓阱和第二高壓阱，所述第一高壓阱和第二高壓阱具有第一摻雜類型；第一場氧化層，位于所述第一高壓阱內；第一漏極歐姆接觸區，位于所述第一場氧化層第一側的第一高壓阱內，所述第一漏極歐姆接觸區具有第一摻雜類型或第二摻雜類型，所述第二摻雜類型與第一摻雜類型相反；第一源極歐姆接觸區，位于所述第二高壓阱內，所述第一源極歐姆接觸區具有第一摻雜類型；第一柵極，至少覆蓋所述第一源極歐姆接觸區和所述第一場氧化層第二側之間的半導體襯底，所述第一場氧化層的第一側遠離所述第二高壓阱，所述第一場氧化層的第二側靠近所述第二高壓阱。
【技術特征摘要】
【專利技術屬性】
技術研發人員：姚國亮，張邵華，吳建興，
申請(專利權)人：杭州士蘭微電子股份有限公司，
類型：新型
國別省市：浙江;33
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。