一種基于雙面引腳陣列半導體芯片的測試治具制造技術

本實用新型專利技術公開了一種基于雙面引腳陣列半導體芯片的測試治具，包括測試主板、主測試插座探針定位板、主測試插座探針保持板、主測試插座彈簧測試探針、被測半導體芯片、上測試座輔助測試電路板、上測試插座探針定位板、上測試插座探針保持板、上測試插座彈簧測試探針、測試用存儲芯片、存儲芯片測試插座探針定位板、存儲芯片測試插座探針保持板、存儲芯片測試插座彈簧測試探針和壓塊。本實用新型專利技術是在傳統的測試座的基礎上，通過上測試插座以及上測試插座輔助測試電路板及存儲芯片測試插座，構建一種新的測試架構，從而完成雙面引腳陣列半導體芯片的系統測試，滿足雙面引腳陣列半導體芯片新型封裝技術的需要。

【技術實現步驟摘要】

本技術涉及半導體測試
，具體地是涉及一種基于雙面引腳陣列半導體芯片的測試治具。
技術介紹
隨著科學技術的發展，電子芯片已經廣泛應用于各種電子產品中。在完成芯片大批量生產后，需要對芯片的合格性進行檢測，以此來挑選出不合格的芯片，而保留合格的芯片。然而，在當前半導體芯片測試領域，測試插座主要包括下測試座主體、測試探針以及下測試座探針保持板，以此來完成單面引腳陣列芯片的測試。即其只能用來測試單面引腳陣列的芯片，針對雙面引腳陣列的新型封裝技術芯片，尤其是層疊式半導體芯片的主芯片而言，這種測試插座就不具有同時測試芯片的上下兩面的功能。因此，本技術的專利技術人亟需構思一種新技術以改善其問題。
技術實現思路
本技術旨在提供一種基于雙面引腳陣列半導體芯片的測試治具，其可以完成雙面引腳陣列的半導體芯片的功能和系統測試。為解決上述技術問題，本技術的技術方案是:—種基于雙面引腳陣列半導體芯片的測試治具，自下而上依次包括測試主板、主測試插座探針定位板、上測試插座探針定位板、上測試插座輔助測試電路板、存儲芯片測試插座探針定位板和壓塊。其中所述主測試插座探針定位板和所述上測試插座探針定位板之間留有用于固定被測半導體芯片的第一容置空間；所述存儲芯片測試插座探針定位板和所述壓塊之間留有用于固定測試用存儲芯片的第二容置空間。所述主測試插座探針定位板內部嵌有一個或者多個主測試插座彈簧測試探針，所述主測試插座彈簧測試探針的一端與所述測試主板連接，另一端與所述被測半導體芯片連接。所述上測試插座探針定位板內部嵌有一個或者多個上測試插座彈簧測試探針，所述上測試插座彈簧測試探針的一端與所述被測半導體芯片連接，另一端與所述上測試插座輔助測試電路板連接。所述存儲芯片測試插座探針定位板內部嵌有一個或者多個存儲芯片測試插座彈簧測試探針，所述存儲芯片測試插座彈簧測試探針的一端與所述上測試插座輔助測試電路板連接，另一端與所述測試用存儲芯片連接。進一步地，還包括存儲芯片測試插座探針保持板，所述存儲芯片測試插座彈簧測試探針的一端通過所述存儲芯片測試插座探針保持板與所述上測試插座輔助測試電路板連接。進一步地，還包括上測試插座探針保持板，所述上測試插座彈簧測試探針的一端通過所述上測試插座探針保持板與所述上測試插座輔助測試電路板連接。進一步地，還包括主測試插座探針保持板，所述主測試插座彈簧測試探針的一端通過所述主測試插座探針保持板與所述測試主板連接。進一步地，所述被測半導體芯片為雙面引腳陣列半導體芯片。采用上述技術方案，本技術至少包括如下有益效果:本技術所述的基于雙面引腳陣列半導體芯片的測試治具，是在傳統的測試座的基礎上，通過上測試插座以及上測試插座輔助測試電路板及存儲芯片測試插座，構建一種新的測試架構，從而完成雙面引腳陣列半導體芯片的系統測試，滿足雙面引腳陣列半導體芯片新型封裝技術的需要。【附圖說明】圖1為本技術所述的基于雙面引腳陣列半導體芯片的測試治具的結構示意圖。其中:1.測試主板；2.主測試插座探針定位板；3.主測試插座探針保持板；4.主測試插座彈簧測試探針；5.被測半導體芯片；6.上測試插座輔助測試電路板；7.上測試插座探針定位板；8.上測試插座探針保持板；9.上測試插座彈簧測試探針；10.測試用存儲芯片；11.存儲芯片測試插座探針定位板；12.存儲芯片測試插座探針保持板；13.存儲芯片測試插座彈簧測試探針；14.壓塊。【具體實施方式】下面將結合本技術實施例中的附圖，對本技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本技術一部分實施例，而不是全部的實施例。基于本技術中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本技術保護的范圍。如圖1所示，為符合本技術的一種基于雙面引腳陣列半導體芯片的測試治具，自下而上依次包括測試主板1、主測試插座探針定位板2、上測試插座探針定位板7、上測試插座輔助測試電路板6、存儲芯片測試插座探針定位板11和壓塊14。其中所述主測試插座探針定位板2和所述上測試插座探針定位板7之間留有用于固定被測半導體芯片5的第一容置空間；所述存儲芯片測試插座探針定位板11和所述壓塊14之間留有用于固定測試用存儲芯片10的第二容置空間。通過測試用存儲芯片10和被測半導體芯片5將整體分為存儲芯片測試插座、上測試插座和下測試插座三部分。所述主測試插座探針定位板2內部嵌有一個或者多個主測試插座彈簧測試探針4，所述主測試插座彈簧測試探針4的一端與所述測試主板1連接，另一端與所述被測半導體芯片5連接。所述上測試插座探針定位板7內部嵌有一個或者多個上測試插座彈簧測試探針9，所述上測試插座彈簧測試探針9的一端與所述被測半導體芯片5連接，另一端與所述上測試插座輔助測試電路板6連接。所述存儲芯片測試插座探針定位板11內部嵌有一個或者多個存儲芯片測試插座彈簧測試探針13，所述存儲芯片測試插座彈簧測試探針13的一端與所述上測試插座輔助測試電路板6連接，另一端與所述測試用存儲芯片10連接。進一步地，還包括存儲芯片測試插座探針保持板12，所述存儲芯片測試插座彈簧測試探針13的一端通過所述存儲芯片測試插座探針保持板12與所述上測試插座輔助測試電路板6連接。進一步地，還包括上測試插座探針保持板8，所述上測試插座彈簧測試探針9的一端通過所述上測試插座探針保持板8與所述上測試插座輔助測試電路板6連接。進一步地，還包括主測試插座探針保持板3，所述主測試插座彈簧測試探針4的一端通過所述主測試插座探針保持板3與所述測試主板1連接。進一步地，所述被測半導體芯片5為雙面引腳陣列半導體芯片。使用時，將測試用存儲芯片10放入存儲芯片測試插座探針定位板11內，通過定位鎖緊機構使上測試座和存儲芯片測試插座通過上測試座輔助測試電路板有效聯通，保證為一個整體。然后將被測雙面引腳陣列半導體芯片放置于主測試插座探針定位板2上，然后通過定位機構實現精確定位后，將上測試插座和放置于下測試插座之上，而后，依靠外力的作用，通過壓塊14下移壓緊測試用存儲芯片10，繼而可以將上測試插座下壓，這樣便可以使上測試插座彈簧測試探針9、主測試插座彈簧測試探針4與被測雙面引腳陣列半導體芯片之間形成接觸，形成測試回路。本實施例所述的基于雙面引腳陣列半導體芯片的測試治具，是在傳統的測試座的基礎上(即本技術中的下測試插座的基礎上)，通過上測試插座以及上測試插座輔助測試電路板及存儲芯片測試插座，構建一種新的測試架構，從而完成雙面引腳陣列半導體芯片的系統測試，滿足雙面引腳陣列半導體芯片新型封裝技術的需要。對所公開的實施例的上述說明，使本領域專業技術人員能夠實現或使用本技術。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本技術的精神或范圍的情況下，在其它實施例中實現。因此，本技術將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。【主權項】1.一種基于雙面引腳陣列半導體芯片的測試治具，其特征在于:自下而上依次包括測試主板、主測試插座探針定位板、上測試插座探針定位板、上測試插座輔助測試電路板、存儲芯本文檔來自技高網...

【技術保護點】
一種基于雙面引腳陣列半導體芯片的測試治具，其特征在于：自下而上依次包括測試主板、主測試插座探針定位板、上測試插座探針定位板、上測試插座輔助測試電路板、存儲芯片測試插座探針定位板和壓塊；其中所述主測試插座探針定位板和所述上測試插座探針定位板之間留有用于固定被測半導體芯片的第一容置空間；所述存儲芯片測試插座探針定位板和所述壓塊之間留有用于固定測試用存儲芯片的第二容置空間；所述主測試插座探針定位板內部嵌有一個或者多個主測試插座彈簧測試探針，所述主測試插座彈簧測試探針的一端與所述測試主板連接，另一端與所述被測半導體芯片連接；所述上測試插座探針定位板內部嵌有一個或者多個上測試插座彈簧測試探針，所述上測試插座彈簧測試探針的一端與所述被測半導體芯片連接，另一端與所述上測試插座輔助測試電路板連接；所述存儲芯片測試插座探針定位板內部嵌有一個或者多個存儲芯片測試插座彈簧測試探針，所述存儲芯片測試插座彈簧測試探針的一端與所述上測試插座輔助測試電路板連接，另一端與所述測試用存儲芯片連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：周惠春，陳金榮，戴云，
申請(專利權)人：安拓銳高新測試技術蘇州有限公司，
類型：新型
國別省市：江蘇;32