一種電路設(shè)計(jì)方法及系統(tǒng)技術(shù)方案

本發(fā)明專(zhuān)利技術(shù)公開(kāi)了一種電路設(shè)計(jì)方法，包括：依據(jù)設(shè)計(jì)電路的需求生成RTL代碼，其中，RTL代碼描述的設(shè)計(jì)電路包括N個(gè)寄存器和M個(gè)組合邏輯；分別依據(jù)各個(gè)寄存器的特性從TB邏輯、RM邏輯以及TB/RM混合邏輯中選擇相應(yīng)的邏輯，依據(jù)寄存器對(duì)應(yīng)的RTL代碼以及相應(yīng)的邏輯構(gòu)建相應(yīng)的電路模塊；對(duì)得到的N個(gè)電路模塊以及M個(gè)組合邏輯進(jìn)行綜合優(yōu)化，得到門(mén)級(jí)網(wǎng)表，進(jìn)而依據(jù)門(mén)級(jí)網(wǎng)表得到設(shè)計(jì)電路。在將寄存器RTL代碼轉(zhuǎn)換為電路模塊時(shí)充分考慮了各個(gè)寄存器的特性，選擇與寄存器最適合的邏輯，從而實(shí)現(xiàn)了轉(zhuǎn)換成的電路模塊的性能最優(yōu)且電路最簡(jiǎn)，進(jìn)而使得最終得到的設(shè)計(jì)電路的面積以及功耗都很小。本發(fā)明專(zhuān)利技術(shù)還公開(kāi)了一種電路設(shè)計(jì)系統(tǒng)。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專(zhuān)利技術(shù)涉及數(shù)字電路設(shè)計(jì)
，特別是涉及一種電路設(shè)計(jì)方法及系統(tǒng)。
技術(shù)介紹
隨著集成電路技術(shù)的不斷發(fā)展，工藝水平的不斷提高，集成電路設(shè)計(jì)面臨著功耗、 面積、速度、驗(yàn)證等方面的挑戰(zhàn)，其中功耗和面積問(wèn)題最為突出。 電路設(shè)計(jì)中，綜合優(yōu)化中的邏輯級(jí)通常被認(rèn)為是聯(lián)接RTL級(jí)（Register Transfer Level，寄存器傳輸級(jí)）和物理級(jí)最為重要的環(huán)節(jié)，RTL代碼將設(shè)計(jì)電路用硬件描述語(yǔ)言描 述出來(lái)，設(shè)計(jì)電路通常由多個(gè)寄存器以及組合邏輯構(gòu)成，而在將RTL代碼轉(zhuǎn)換成門(mén)級(jí)網(wǎng)表 的過(guò)程中，需要將寄存器所對(duì)應(yīng)的RTL代碼轉(zhuǎn)換為基于邏輯的電路模塊，現(xiàn)有技術(shù)中通常 是將寄存器對(duì)應(yīng)的RTL代碼轉(zhuǎn)換為基于TB邏輯（布爾邏輯）的電路模塊，然而實(shí)際上有些 電路模塊用TB邏輯實(shí)現(xiàn)簡(jiǎn)單，有的使用RM邏輯實(shí)現(xiàn)簡(jiǎn)單，但是很多電路，在基于TB/RM 混合邏輯實(shí)現(xiàn)時(shí)，會(huì)有更好的優(yōu)化結(jié)果?？梢?jiàn)，現(xiàn)有技術(shù)中采用單一邏輯會(huì)導(dǎo)致最終得到 的電路中器件很多，從而導(dǎo)致電路面積以及功耗都很大。 因此，如何提供一種設(shè)計(jì)出來(lái)的電路的面積以及功耗都很小的電路設(shè)計(jì)方法及系 統(tǒng)是本領(lǐng)域技術(shù)人員目前需要解決的問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
本專(zhuān)利技術(shù)的目的是提供一種電路設(shè)計(jì)方法，在將寄存器RTL代碼轉(zhuǎn)換為電路模塊時(shí) 充分考慮了各個(gè)寄存器的特性，選擇與寄存器最適合的邏輯，從而實(shí)現(xiàn)了轉(zhuǎn)換成的電路模 塊的性能最優(yōu)且電路最簡(jiǎn)，進(jìn)而使得最終得到的設(shè)計(jì)電路的面積以及功耗都很?。槐緦?zhuān)利技術(shù) 的另一目的是提供一種電路設(shè)計(jì)系統(tǒng)。 為解決上述技術(shù)問(wèn)題，本專(zhuān)利技術(shù)提供了一種電路設(shè)計(jì)方法，包括： 依據(jù)設(shè)計(jì)電路的需求生成RTL代碼，其中，所述RTL代碼描述的所述設(shè)計(jì)電路包括 N個(gè)寄存器和M個(gè)組合邏輯； 分別依據(jù)各個(gè)所述寄存器的特性從TB邏輯、RM邏輯以及TB/RM混合邏輯中選擇 相應(yīng)的邏輯，依據(jù)所述寄存器對(duì)應(yīng)的所述RTL代碼以及所述相應(yīng)的邏輯構(gòu)建相應(yīng)的電路模 塊；對(duì)得到的N個(gè)所述電路模塊以及M個(gè)所述組合邏輯進(jìn)行綜合優(yōu)化，得到門(mén)級(jí)網(wǎng)表，進(jìn)而 依據(jù)所述門(mén)級(jí)網(wǎng)表得到所述設(shè)計(jì)電路。 優(yōu)選地，該方法還包括： 在時(shí)序上對(duì)所述設(shè)計(jì)電路進(jìn)行驗(yàn)證，以判斷所述設(shè)計(jì)電路是否存在建立時(shí)間和保 持時(shí)間的違反。 優(yōu)選地，該方法還包括： 在功能上對(duì)所述設(shè)計(jì)電路進(jìn)行驗(yàn)證，以判斷所述設(shè)計(jì)電路在綜合優(yōu)化過(guò)程后是否 仍滿(mǎn)足所述需求。 優(yōu)選地，所述依據(jù)設(shè)計(jì)電路的需求生成RTL代碼的過(guò)程具體為： 提出設(shè)計(jì)電路的需求，其中，所述需求包括功能需求和性能需求； 依據(jù)所述設(shè)計(jì)電路的需求設(shè)計(jì)解決方案，并生成RTL代碼； 對(duì)所述RTL代碼進(jìn)行驗(yàn)證，并依據(jù)驗(yàn)證結(jié)果來(lái)決定是否對(duì)所述RTL代碼進(jìn)行修正， 直至所述RTL代碼滿(mǎn)足所述需求。 為解決上述技術(shù)問(wèn)題，本專(zhuān)利技術(shù)還提供了一種電路設(shè)計(jì)系統(tǒng)，包括： 電路設(shè)計(jì)模塊，用于依據(jù)設(shè)計(jì)電路的需求生成RTL代碼，其中，所述RTL代碼描述 的所述設(shè)計(jì)電路包括N個(gè)寄存器和M個(gè)組合邏輯； 綜合優(yōu)化模塊，用于分別依據(jù)各個(gè)所述寄存器的特性從TB邏輯、RM邏輯以及TB/ RM混合邏輯中選擇相應(yīng)的邏輯，依據(jù)所述寄存器對(duì)應(yīng)的所述RTL代碼以及所述相應(yīng)的邏輯 構(gòu)建相應(yīng)的電路模塊；對(duì)得到的N個(gè)所述電路模塊以及M個(gè)所述組合邏輯進(jìn)行綜合優(yōu)化，得 到門(mén)級(jí)網(wǎng)表，進(jìn)而依據(jù)所述門(mén)級(jí)網(wǎng)表得到所述設(shè)計(jì)電路。 優(yōu)選地，該系統(tǒng)還包括： 時(shí)序驗(yàn)證模塊，用于在功能上對(duì)所述設(shè)計(jì)電路進(jìn)行驗(yàn)證，以確保所述設(shè)計(jì)電路在 綜合優(yōu)化的過(guò)程后滿(mǎn)足所述需求。 優(yōu)選地，該系統(tǒng)還包括： 功能驗(yàn)證模塊，用于在功能上對(duì)所述設(shè)計(jì)電路進(jìn)行驗(yàn)證，以確保所述設(shè)計(jì)電路在 綜合優(yōu)化的過(guò)程后滿(mǎn)足所述需求。 優(yōu)選地，所述電路設(shè)計(jì)模塊具體包括： 功能需求模塊，用于提出設(shè)計(jì)電路的需求，其中，所述需求包括功能需求和性能需 求； 代碼生成模塊，用于依據(jù)所述設(shè)計(jì)電路的需求設(shè)計(jì)解決方案，并生成RTL代碼； 代碼驗(yàn)證模塊，用于對(duì)所述RTL代碼進(jìn)行驗(yàn)證，并依據(jù)驗(yàn)證結(jié)果來(lái)決定是否對(duì)所 述RTL代碼進(jìn)行修正，直至所述RTL代碼滿(mǎn)足所述需求。 本專(zhuān)利技術(shù)提供的一種電路設(shè)計(jì)方法及系統(tǒng)，在對(duì)依據(jù)設(shè)計(jì)電路的需求生成的RTL代 碼中進(jìn)行綜合優(yōu)化時(shí)，首先依據(jù)各個(gè)寄存器的特性從TB邏輯、RM邏輯以及TB/RM混合邏輯 中選擇相對(duì)應(yīng)的邏輯，然后再依據(jù)寄存器對(duì)應(yīng)的RTL代碼以及相應(yīng)的邏輯構(gòu)建相應(yīng)的電路 模塊；可見(jiàn)，本申請(qǐng)中，在將寄存器RTL代碼轉(zhuǎn)換為電路模塊時(shí)充分考慮了各個(gè)寄存器的特 性，選擇與寄存器最適合的邏輯，從而實(shí)現(xiàn)了轉(zhuǎn)換成的電路模塊的性能最優(yōu)且電路最簡(jiǎn)，進(jìn) 而使得最終得到的設(shè)計(jì)電路的面積以及功耗都很小。【附圖說(shuō)明】 為了更清楚地說(shuō)明本專(zhuān)利技術(shù)實(shí)施例中的技術(shù)方案，下面將對(duì)現(xiàn)有技術(shù)和實(shí)施例中所 需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本專(zhuān)利技術(shù)的一些實(shí)施 例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲 得其他的附圖。 圖1為本專(zhuān)利技術(shù)提供的一種電路設(shè)計(jì)方法的過(guò)程的流程圖； 圖2為本專(zhuān)利技術(shù)提供的另一種電路設(shè)計(jì)方法的過(guò)程的流程圖； 圖3為本專(zhuān)利技術(shù)提供的一種電路設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)示意圖?！揪唧w實(shí)施方式】 本專(zhuān)利技術(shù)的核心是提供一種電路設(shè)計(jì)方法，在將寄存器RTL代碼轉(zhuǎn)換為電路模塊時(shí) 充分考慮了各個(gè)寄存器的特性，選擇與寄存器最適合的邏輯，從而實(shí)現(xiàn)了轉(zhuǎn)換成的電路模 塊的性能最優(yōu)且電路最簡(jiǎn)，進(jìn)而使得最終得到的設(shè)計(jì)電路的面積以及功耗都很?。槐緦?zhuān)利技術(shù) 的另一核心是提供一種電路設(shè)計(jì)系統(tǒng)。 為使本專(zhuān)利技術(shù)實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本專(zhuān)利技術(shù)實(shí)施例 中的附圖，對(duì)本專(zhuān)利技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是 本專(zhuān)利技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?zhuān)利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員 在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本專(zhuān)利技術(shù)保護(hù)的范圍。 實(shí)施例一 請(qǐng)參照?qǐng)D1，圖1為本專(zhuān)利技術(shù)提供的一種電路設(shè)計(jì)方法的過(guò)程的流程圖，該方法包 括： 步驟SlOl :依據(jù)設(shè)計(jì)電路的需求生成RTL代碼，其中，RTL代碼描述的設(shè)計(jì)電路包 括N個(gè)寄存器和M個(gè)組合邏輯； 步驟sl02 :分別依據(jù)各個(gè)寄存器的特性從TB邏輯、RM邏輯以及TB/RM混合邏輯中 選擇相應(yīng)的邏輯，依據(jù)寄存器對(duì)應(yīng)的RTL代碼以及相應(yīng)的邏輯構(gòu)建相應(yīng)的電路模塊；對(duì)得 到的N個(gè)電路模塊以及M個(gè)組合邏輯進(jìn)行綜合優(yōu)化，得到門(mén)級(jí)網(wǎng)表，進(jìn)而依據(jù)門(mén)級(jí)網(wǎng)表得到 設(shè)計(jì)電路。 本專(zhuān)利技術(shù)提供的一種電路設(shè)計(jì)方法，在對(duì)依據(jù)設(shè)計(jì)電路的需求生成的RTL代碼中進(jìn) 行綜合優(yōu)化時(shí)，首先依據(jù)各個(gè)寄存器的特性從TB邏輯、RM邏輯以及TB/RM混合邏輯中選擇 相對(duì)應(yīng)的邏輯，然后再依據(jù)寄存器對(duì)應(yīng)的RTL代碼以及相應(yīng)的邏輯構(gòu)建相應(yīng)的電路模塊； 可見(jiàn)，本申請(qǐng)中，在將寄存器RTL代碼轉(zhuǎn)換為電路模塊時(shí)充分考慮了各個(gè)寄存器的特性，選 擇與寄存器最適合的邏輯，從而實(shí)現(xiàn)了轉(zhuǎn)換成的電路模塊的性能最優(yōu)且電路最簡(jiǎn)，進(jìn)而使 得最終得到的設(shè)計(jì)電路的面積以及功耗都很小。 實(shí)施例二 請(qǐng)參照?qǐng)D2,圖2為本專(zhuān)利技術(shù)提供的另一種電路設(shè)計(jì)方法的過(guò)程的流程圖，該方法包 括： 步驟s201 :提出設(shè)計(jì)電路的需求，其中，需求包括功能需求和性能需求； 可以理解的是，首先提出設(shè)計(jì)電路的需求，包括設(shè)計(jì)電路需要達(dá)到的具體功能和 性能方面的需求。 步驟s202 :依據(jù)設(shè)計(jì)電路的需求設(shè)計(jì)解決方案，并生成RTL代碼；其中，RT本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種電路設(shè)計(jì)方法，其特征在于，包括：依據(jù)設(shè)計(jì)電路的需求生成RTL代碼，其中，所述RTL代碼描述的所述設(shè)計(jì)電路包括N個(gè)寄存器和M個(gè)組合邏輯；分別依據(jù)各個(gè)所述寄存器的特性從TB邏輯、RM邏輯以及TB/RM混合邏輯中選擇相應(yīng)的邏輯，依據(jù)所述寄存器對(duì)應(yīng)的所述RTL代碼以及所述相應(yīng)的邏輯構(gòu)建相應(yīng)的電路模塊；對(duì)得到的N個(gè)所述電路模塊以及M個(gè)所述組合邏輯進(jìn)行綜合優(yōu)化，得到門(mén)級(jí)網(wǎng)表，進(jìn)而依據(jù)所述門(mén)級(jí)網(wǎng)表得到所述設(shè)計(jì)電路。

【技術(shù)特征摘要】

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：石廣，唐濤，王碩，劉海林，
申請(qǐng)(專(zhuān)利權(quán))人：浪潮北京電子信息產(chǎn)業(yè)有限公司，
類(lèi)型：發(fā)明
國(guó)別省市：北京;11