本發明專利技術提供一種能夠防止電平移位器的輸出成為不穩定狀態，并且切斷漏電電流的半導體電路、半導體裝置以及電位供給電路。半導體電路具備電平移位器、判定電路、以及偏置電路。偏置電路與復位信號porn相應地供給偏置電壓bias。判定電路的PMOS晶體管與復位信號porn相應地導通/截止，PMOS晶體管與偏置電壓bias相應地導通/截止。判定電路的NMOS晶體管與電源電壓LV相應地導通/截止。PMOS晶體管與NMOS晶體管間的電位作為控制信號node1被供給至HV系電路。HV系電路的PMOS晶體管以及NMOS晶體管被與控制信號node1相應地控制導通/截止。
【技術實現步驟摘要】
本專利技術涉及半導體電路、半導體裝置、以及電位供給電路。
技術介紹
一般已知將輸入信號的電位轉換為高電位，并輸出轉換后的信號的電平移位器電路。在電平移位器電路中，存在輸出在電源接通時等變得不穩定的情況。若輸出變成不穩定狀態，則有可能產生消耗電流的增加、起動的不良狀況等。因此，已知有用于避免輸出的不穩定狀態的技術。例如，在專利文獻I中記載有如下的技術，即，具備復位電路，該復位電路從開啟電源至電源電壓超過規定值的期間，對電平移位器的輸出輸出信號的節點的電位進行固定。另外，例如在專利文獻2中記載有如下的技術，S卩，在接通了比恒定電壓的電源高的電壓的電源的情況下，通過設定向電平移位器的輸入用晶體管輸入的輸入信號的電壓狀態來防止電源接通時的不穩定動作。專利文獻1:日本特開2004 - 72434號公報專利文獻2:日本特開2009 - 10802號公報在上述以往的技術中，能夠防止電平移位器電路的輸出在電源接通時等變得不穩定，但另一方面，有產生漏電電流的擔憂。
技術實現思路
本專利技術是為了解決上述的問題而提出的，目的在于提供一種能夠防止電平移位器的輸出變為不穩定狀態，并且切斷漏電電流的半導體電路、半導體裝置、以及電位供給電路。為了實現上述目的，本專利技術的半導體電路具備:電平移位器電路，其與電源電壓的供給相應地將輸入信號的電位從第一電位轉換為比上述第一電位高的第二電位并經由輸出節點輸出；電位供給電路，其被供給與上述電源電壓相應的電平的復位信號，其供給與上述復位信號的電平相應的規定的電位；以及控制電路，其與從上述電位供給電路供給的上述規定的電位的電平相應地控制上述電平移位器電路的上述輸出節點的電位。另外，本專利技術的半導體裝置具備:本專利技術的半導體電路；負載電路，其被供給從上述半導體電路的電平移位器電路的輸出節點輸出的輸出信號；以及上電復位電路，其供給與電源電壓相應的復位信號。另外，本專利技術的電位供給電路被供給與電平移位器電路的電源電壓相應的電平的復位信號，其供給基于上述復位信號的規定的電位。根據本專利技術，起到能夠防止電平移位器的輸出成為不穩定狀態，并且切斷漏電電流的效果。【附圖說明】圖1是表示第一實施方式的半導體裝置的一個例子的概要的概要結構圖。圖2是表示第一實施方式的半導體電路的一個例子的電路圖。圖3表示第一實施方式的半導體電路的便于說明的動作波形的具體的一個例子。圖4表示第一實施方式的半導體電路的實際的動作波形的具體的一個例子。圖5是表示第二實施方式的半導體電路的一個例子的電路圖。圖6是表示第三實施方式的半導體電路的一個例子的電路圖。圖7是表示以往的半導體電路的一個例子的電路圖。【具體實施方式】以下，參照附圖對本實施方式進行詳細說明。首先，對本實施方式的半導體裝置的結構進行說明。在圖1中示出本實施方式的半導體裝置的一個例子的概要結構圖。如圖1所示，本實施方式的半導體裝置10具備POR (上電復位電路)12、半導體電路11、負載電路15、LV系穩定器20、以及其他電平移位器22。本實施方式的POR12是檢測向LV電源線81 (參照圖2，后述詳細內容)供給的電源電壓的電位(電源電壓LV)的電路，在電源電壓LV為規定的電位以下的情況下進行復位，并且向電平移位器14輸出信號porn — lv。另外，P0R12在上電復位狀態下供給L電平(在本實施方式中為0V)的復位信號porn，在上電復位解除狀態下供給H電平(在本實施方式中為電源電壓HV的電位)的復位信號porn。復位信號porn被供給至電平移位器14、判定電路16、以及偏置電路18。此外，在本實施方式中，將低電位稱為“LV”，將比LV高的高電位稱為“HV”。作為LV的具體的一個例子，舉出與一個電池的電壓相應的I?1.5V。另外，作為HV的具體的一個例子，舉出LV的2倍左右?5V。半導體電路11具備電平移位器14、判定電路16、以及偏置電路18。偏置電路18具有基于從P0R12供給的復位信號porn來生成偏置電壓并供給至判定電路16的功能(后述詳細內容)。判定電路16具有基于復位信號porn以及偏置電壓來供給控制信號nodel的功能(后述詳細內容)。電平移位器14將從P0R12輸入的信號porn —Iv作為輸入信號，并具有將輸入信號的電位從LV電位轉換為HV電位且將輸出信號out供給至負載電路15的功能。負載電路15是半導體裝置10內部的電氣電路，并不對其進行特別限定。本實施方式的電平移位器14基于控制信號nodel來控制輸出節點(參照圖2、輸出節點87)的電位。LV系穩定器20是以LV電位動作的穩定器，具有生成電源電壓LV并輸出的功能。其他電平移位器22是與電平移位器14獨立設置的電平移位器。其他電平移位器22的結構也可以與電平移位器14相同。接下來，對本實施方式的半導體電路11進行詳細說明。在圖2中示出本實施方式的半導體電路11的一個例子的電路圖。如上所述，本實施方式的半導體電路11具備電平移位器14、判定電路16、以及偏置電路18。如圖2所示，電平移位器14具有LV系電路30以及HV系電路32。電平移位器14具備反轉元件40。從POR12向反轉元件40輸入信號porn— Iv作為輸入信號。反轉元件40與LV電源線81以及電源線85連接，并通過電源電壓LV動作。從反轉元件40輸出的信號(信號porn —Iv的反轉信號)經由輸入端子41A被供給至HV系電路32。另外，輸入至LV系電路30的信號porn _ Iv經由輸入端子41B被供給至HV系電路32。HV 系電路 32 具備 PMOS 晶體管 42、44、48、50、52 以及 NMOS 晶體管 46、54、56。PMOS晶體管42的一方的主端子(源極端子)與HV電源線83連接。另外，PMOS晶體管42的控制端子與PMOS晶體管52的另一方的主端子(漏極端子)連接。PMOS晶體管44的一方的主端子(源極端子)與PMOS晶體管42的另一方的主端子(漏極端子)連接。另外，經由輸入端子41A從LV系電路30向PMOS晶體管44的控制端子供給信號porn _ Iv的反轉信號。NMOS晶體管46的一方的主端子(漏極端子)與PMOS晶體管44的另一方的主端子(漏極端子)連接，?OS晶體管46的另一方的主端子(源極端子)與電源線85連接。另夕卜，經由輸入端子41A從LV系電路30向NMOS晶體管46的控制端子供給信號porn _ Iv的反轉信號。PMOS晶體管48的一方的主端子(源極端子)與HV電源線83連接。另外，向PMOS晶體管48的控制端子供給控制信號nodel。PMOS晶體管50的一方的主端子(源極端子)與PMOS晶體管48的另一方的主端子(漏極端子)連接。另外，在PMOS晶體管50的控制端子連接PMOS晶體管44的另一方的主端子(漏極端子)。PMOS晶體管52的一方的主端子(源極端子)與PMOS晶體管50的另一方的主端子(漏極端子)連接。另外，經由輸入端子41B從LV系電路30向PMOS晶體管52的控制端子供給信號porn _ lv。NMOS晶體管54的一方的主端子(漏極端子)與PMOS晶體管52的另一方的主端子(漏極端子)連接，NM當前第1頁1 2 3 4 本文檔來自技高網...
【技術保護點】
一種半導體電路，其特征在于，具備：電平移位器電路，其與電源電壓的供給相應地將輸入信號的電位從第一電位轉換為比所述第一電位高的第二電位并經由輸出節點輸出；電位供給電路，其被供給與所述電源電壓相應的電平的復位信號，其供給與所述復位信號的電平相應的規定的電位；以及控制電路，其與從所述電位供給電路供給的所述規定的電位的電平相應地控制所述電平移位器電路的所述輸出節點的電位。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：巖佐洋助，
申請(專利權)人：拉碧斯半導體株式會社，
類型：發明
國別省市：日本;JP
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。