頻域ZC序列的實現方法及裝置制造方法及圖紙

本發明專利技術公開一種頻域ZC序列的實現方法及裝置，主要為了提供一種快速實現ZC序列頻域變換的方法及裝置。本發明專利技術頻域ZC序列的實現方法，包括計算ZC序列的連續下標的基本序列其中所述基本序列為中心對稱序列，所述基本序列由下式表示：計算ZC序列的連續下標的相位序列其中所述相位序列由下式表示：計算加權常數Xu(0)，其中常數由下式表示：所述基本序列、相位序列、加權常數相乘得到ZC序列的頻域序列。

【技術實現步驟摘要】
頻域ZC序列的實現方法及裝置
本專利技術涉及一種頻域ZC序列的實現方法及裝置。
技術介紹
在無線通信系統中，ZC序列由于具有良好的自相關特性和互相關特性，往往被用于基站與用戶終端之間互相發送的一些導頻信號，用于通信系統的同步和信道的估計。ZC序列已經被選用為第三代合作伙伴計劃(The3rdGenerationPartnershipProject，3GPP)長期演進(LongTermEvolution，LTE)無線通信系統中的導頻序列。由于LTE系統上行使用SC-DFMA技術，往往需要對已有的ZC序列進行離散傅里葉變換(DiscreteFourierTransform，DFT)，以形成頻域ZC序列。頻域ZC序列(ZC-DFT序列)往往應用于LTE的上行鏈路物理隨機接入信道(PhysicalRandomAccessChannel，PRACH)中的前導(Preamble)序列。ZC序列是一種多相碼形式的序列，其每個元素都是一個指數形式的相位值。ZC-DFT序列仍然是一種多相碼，只不過是對原始ZC序列進行了共軛、相位旋轉和等間隔采樣。對于具有并行化結構的基帶向量數字信號處理器(DigitalSignalProcessor，DSP)來說，頻域ZC序列的實時產生并不是很容易實現，因為采樣操作是對存儲器中的數據的間隔訪問，這樣的操作也不能充分挖掘向量DSP并行處理能力。因此，需要一種頻域ZC序列的快速實現方法和裝置，消除掉采樣操作，同時充分利用向量DSP并行化處理能力，提高頻域ZC序列的產生效率。
技術實現思路
針對上述問題，本專利技術提供一種快速實現ZC序列頻域變換的頻域ZC序列的實現方法及裝置。為達到上述目的，本專利技術頻域ZC序列的實現方法，所述方法包括以下步驟：計算ZC序列的連續下標的基本序列其中所述基本序列為中心對稱序列，所述基本序列由下式表示：計算ZC序列的連續下標的相位序列其中所述相位序列由下式表示：計算加權常數Xu(0)，其中常數由下式表示：所述基本序列、相位序列、加權常數相乘得到ZC序列的頻域序列。其中，NZC表示ZC序列的長度；u表示ZC序列的根指數，且0<u<NZC；u-1表示u關于NZC的乘法逆因子，即有uu-1modNZC＝1；k表示序列下標，且0≤k<NZC；進一步地，所述基本序列的計算方法為：基于基本序列的表達式得到長度為NZC的基本序列的前一半元素，利用對稱性對所述前一半元素進行逆排序得到后一半元素，將所述的前一半元素與后一半元素組成長度為NZC的基本序列。為達到上述目的，本專利技術頻域ZC序列的實現裝置，包括：基本序列產生器，用于按照基本序列公式生成連續下標的頻域ZC序列的基本序列，其中所述基本序列為中心對稱序列，所述基本序列由下式表示：相位序列產生器，用于按照相位序列公式生成連續下標的頻域ZC序列的相位序列，其中所述相位序列由下式表示：加權常數產生器，用于按照加權常數公式生成加權常數，其中常數由下式表示：乘法器，用于將獲得的所述基本序列、相位序列以及加權常數相乘，得到頻域ZC序列。其中，NZC表示ZC序列的長度；u表示ZC序列的根指數，且0<u<NZC；u-1表示u關于NZC的乘法逆因子，即有uu-1modNZC＝1；k表示序列下標，且0≤k<NZC；進一步地，所述基本序列產生器包括部分基本序列產生器、鏡像復制器以及序列合成器，其中，所述部分基本序列產生器用于基于基本序列的表達式得到長度為NZC的基本序列的前一半元素或后一半元素所述鏡像復制器，用于利用所述部分基本序列產生器產生的前一半元素或后一半元素對所述前一半元素或后一半元素進行逆排序得到后一半元素或前一半元素；所述序列合成器，用于將所述的前一半元素與后一半元素組成長度為NZC的基本序列。本專利技術有益效果：第一、使用序列和常數Xu(0)，直接產生頻域ZC序列，而不是通過實際的DFT操作產生頻域ZC序列。第二、傳統方法對已有的時域ZC序列xu(n)進行采樣操作，得到序列，并利用該序列產生頻域ZC序列，而在本專利技術中，將轉化為與二者的下標均是連續的，可以直接進行序列相乘，從而避免了對時域ZC序列的依賴和對時域ZC序列的采樣操作。第三、具有關于中心偶對稱的性質，因此可以只計算序列的前一半，而后一半可以通過序列的鏡像復制得到。附圖說明圖1是本專利技術中頻域ZC序列產生方法流程圖；圖2是本專利技術中頻域ZC序列產生方法流程圖的子流程圖；圖3是本專利技術中頻域ZC序列產生裝置示意圖；圖4是本專利技術中頻域ZC序列產生裝置示意圖的子示意圖。具體實施方式下面結合說明書附圖對本專利技術做進一步的描述。本專利技術頻域ZC序列的實現方法及裝置為克服傳統頻域ZC序列計算過程中采樣操作與向量DSP的適配性不佳的缺陷，提出一種頻域ZC序列的實現方法和裝置。如圖1所示，本專利技術頻域ZC序列的實現方法，具體包括如下步驟：步驟101、計算連續下標的基本序列所述基本序列為中心對稱的序列；步驟102、計算連續下標的相位序列步驟103、計算常數Xu(0)；步驟104、對步驟101、步驟102、步驟103中的連續下標的基本序列及連續下標的相位序列常數Xu(0)相乘，得到頻域ZC序列。如圖2所示，其中步驟101還可以通過以下方式產生：步驟101-1、產生基本序列的前一半元素，如模塊201-1所示；步驟101-2、利用對稱性，對已有的的前一半元素進行逆排序，如模塊201-2所示；步驟101-3、把逆排序之后的元素補充到已有元素之后，得到長度為NZC的完整的基本序列如圖3所述，本專利技術頻域ZC序列產生的裝置，包括：基本序列產生器201、用于產生連續下標的基本序列相位序列產生器202、用于產生連續下標的相位序列常數產生器203、用于產生常數Xu(0)；乘法器204、用于完成序列-序列的乘法和序列-常數的乘法；如圖4所示，所述基本序列產生器包括部分基本序列產生器201-1、鏡像復制器201-2以及序列合成器201-3。其中，所述部分基本序列產生器用于基于基本序列的表達式產生長度為NZC的基本序列的前一半元素；所述鏡像復制器，用于利用所述部分基本序列產生器產生的前一半元素對所述前一半元素進行逆排序得到后一半元素；所述序列合成器，用于對所述的前一半元素與后一半元素組成長度為NZC的基本序列。本專利技術提供一種可以快速、準確的產生任意根指數的頻域ZC序列的方法和裝置。相比于傳統的頻域ZC序列計算方法，本專利技術避免了對原始時域ZC序列的依賴以及對時域ZC序列采樣的操作，可以提高整個計算過程的效率。本專利技術根據頻域ZC序列的根指數首先求取基本序列，利用基本序列進行后續步驟的運算，可以完全避免采樣操作，使運算非常適合并行化處理，進而可以提高運算速度。實施例本專利技術的頻域ZC序列的產生方法和裝置用于頻域ZC序列的快速產生。為了方便理解，首先對頻域ZC序列的有關的內容做簡要的介紹。為了達到良好的相關效果，一般要求ZC序列的根指數u與ZC序列的長度NZC互質，對于頻域ZC序列，要求也是如此。因此，在實際應用中通常選取長度為奇數的頻域ZC序列，其表達式為：其中，NZC表示ZC序列的長度；u表示ZC序列的根指數，且0<u<NZC；u-1表示u關于NZC的乘法逆因子，即有uu-1modNZC＝1；k表本文檔來自技高網...

【技術保護點】
一種頻域ZC序列的實現方法，其特征在于：所述方法包括以下步驟：計算ZC序列的連續下標的基本序列其中所述基本序列為中心對稱序列，所述基本序列由下式表示：yu-1(k)=exp[-jπu-1k(NZC-k)NZC];]]>計算ZC序列的連續下標的相位序列其中所述相位序列由下式表示：計算加權常數Xu(0)，其中常數由下式表示：Xu(0)=Σn=0NZC-1xu(n);]]>所述基本序列、相位序列、加權常數相乘得到ZC序列的頻域序列。

【技術特征摘要】
1.一種頻域ZC序列的實現方法，其特征在于：所述方法包括以下步驟：計算ZC序列的連續下標的基本序列其中所述基本序列為中心對稱序列，所述基本序列由下式表示：計算ZC序列的連續下標的相位序列其中所述相位序列由下式表示：計算加權常數Xu(0)，其中常數由下式表示：所述基本序列、相位序列、加權常數相乘得到ZC序列的頻域序列；其中，NZC表示ZC序列的長度；u表示ZC序列的根指數，且0<u<NZC；u-1表示u關于NZC的乘法逆因子，即有uu-1modNZC＝1；k表示序列下標，且0≤k<NZC。2.根據權利要求1所述的頻域ZC序列的實現方法，其特征在于：所述基本序列的計算方法為：基于基本序列的表達式得到長度為NZC的基本序列的前一半元素或后一半元素，利用對稱性對所述前一半元素或后一半元素進行逆排序得到后一半元素或前一半元素，將所述的前一半元素與后一半元素組成長度為NZC的基本序列。3.一種頻域ZC序列的實現裝置，其特征在于：包括：基本序列產生器，用于按照基本序列公式生成連續下標的頻域ZC序列的基本序列，其中所述基...

【專利技術屬性】
技術研發人員：林江南，解凱，馮雪林，蘇泳濤，周一青，石晶林，
申請(專利權)人：中科晶上蘇州信息技術有限公司，
類型：發明
國別省市：江蘇;32