百分之五十占空比的可編程分頻器制造技術

本發明專利技術提供一種可編程分頻器，其能夠基于分頻系數對源時鐘進行分頻得到50％占空比的分頻后時鐘信號，其包括：分頻系數設定電路、時鐘源選擇電路、計數器、裝載信號產生電路、占空比控制信號產生電路、狀態保持電路。該可編程分頻器可以對于各種分頻模式都能產生50％占空比時鐘，它不需要讓壓控振蕩器工作在2倍頻，減少了功耗。

【技術實現步驟摘要】
百分之五十占空比的可編程分頻器
本專利技術涉及電路設計領域，特別涉及一種百分之五十占空比的可編程分頻器。
技術介紹
鎖相環(PLL)在不同的應用時，通常需要根據輸入的不同的參考時鐘，產生出需要的頻率。可編程的分頻器是這種多模式應用的鎖相環的重要組成部分。但是傳統的可編程分頻器產生出來的時鐘并不是50％占空比。為了得到50％占空比的時鐘，需要讓鎖相環產生2倍頻然后再分頻得到。這樣增加了電路的功耗和壓控振蕩器(VCO)的工作范圍。因此，有必要提出一種改進的百分之五十占空比的可編程分頻器來克服上述問題。
技術實現思路
本專利技術的目的之一在于提供一種百分之五十占空比的可編程分頻器，其在沒有明顯增加電路功耗和面積的情況下，可產生占空比接近50％的各種分頻比時鐘。為了解決上述問題，本專利技術提供一種可編程分頻器，其能夠基于分頻系數對源時鐘進行分頻得到50％占空比的分頻后時鐘信號，其包括：分頻系數設定電路，用于設定分頻系數；時鐘源選擇電路，其控制端與分頻系數設定電路的輸出端相連，其在分頻系數為奇數時，選擇源時鐘和源時鐘的反向時鐘中的一個作為觸發時鐘輸出，在分頻系數為偶數時，選擇源時鐘和源時鐘的反向時鐘中的另一個作為觸發時鐘輸出；計數器，基于初始值以預定步長進行累加或累減計數得到計數值，在所述計數值等于預定閾值時，將計數值復位為初始值，之后繼續進行重復計數，其中基于所述分頻系數確定初始值、預定閾值和預定步長；裝載信號產生電路，其輸入端與計數器的輸出端相連，其接收計數器輸出的計數值，在計數值等于預定閾值時，輸出第一電平的裝載信號，否則輸出第二電平的裝載信號；延時選擇電路，其輸入端與裝載信號產生電路的輸出端相連，在分頻系數為奇數時，將裝載信號產生電路輸出的裝載信號延時預定時長后輸出，在分頻系數為偶數時，直接將裝載信號產生電路輸出的裝載信號輸出；占空比控制信號產生電路，其一個輸入端與分頻系數設定電路的輸出端相連，另一個輸入端與計數器的輸出端相連，接收計數器輸出的計數值以及分頻系數設定電路輸出的分頻系數，并比較所述計數值和所述分頻系數，在所述計數值等于分頻系數的1/2向下取整后的整數時，其輸出有效的占空比控制信號，否則，其輸出無效的占空比控制信號；狀態保持電路，其輸入端與延時選擇電路的輸出端相連，其接收延時選擇電路輸出的裝載信號或經過延時的裝載信號，其時鐘端接收所述時鐘源選擇電路輸出的觸發時鐘，其復位端接收所述占空比控制信號產生電路輸出的占空比控制信號，在所述裝載信號為第一電平時，所述狀態保持電路進入鎖定狀態以使得其輸出端輸出的信號鎖定為第一電平，在所述占空比控制信號為有效時，復位所述狀態保持電路以使得所述狀態保持電路解除所述鎖定狀態進入采樣狀態，在采樣狀態下，所述狀態保持電路在觸發時鐘的觸發跳變沿時采樣其輸入端輸入的裝載信號或經過延時的裝載信號作為其輸出端輸出的信號，直到再次從采樣狀態進入鎖定狀態，基于所述狀態保持電路的輸出端輸出的信號獲得分頻得到的50％占空比的分頻后時鐘信號。進一步的，在分頻系數為奇數時，所述時鐘源選擇電路選擇源時鐘的反向時鐘作為觸發時鐘輸出，在分頻系數為偶數時，選擇源時鐘作為觸發時鐘輸出，在分頻系數為奇數時，所述延時選擇電路將裝載信號產生電路輸出的裝載信號延時所述源時鐘的一個時鐘周期后輸出，第一電平為高電平，第二電平為低電平。進一步的，所述初始值等于所述分頻系數，所述預定閾值為0，所述預定步長為1，所述計數器進行的是累減計數。進一步的，所述計數值為N位的二進制數，所述分頻系數為一個N位的二進制數，所述占空比控制信號產生電路確定所述分頻系數中的前N-1位形成的二進制數中的各個位與所述計數值中的后N-1位形成的二進制數中的對應位是否相等，同時確定所述計數值中的第N位是否為0，如果確定所述分頻系數中的前N-1位形成的二進制數中的各個位與所述計數值中的后N-1位形成的二進制數中的對應位相等，同時確定所述計數值中的第N位為0，所述占空比控制信號產生電路輸出有效的占空比控制信號，否則，其輸出無效的占空比控制信號，N為大于等于2的整數。進一步的，在采樣狀態下，所述狀態保持電路在觸發時鐘的上升沿采樣其輸入端輸入的裝載信號或經過延時的裝載信號作為其輸出端輸出的信號。進一步的，所述狀態保持電路包括或非門NOR10、非門inv13和觸發器DFF4，所述觸發器DFF4的輸出端Q與或非門NOR10的一個輸入端相連，或非門NOR10的另一個輸入端作為狀態保持電路的輸入端與延時選擇電路的輸出端相連，或非門NOR10的輸出端與非門inv13的輸入端相連，非門inv13的輸出端與觸發器DFF4的輸入端D相連，觸發器DFF4的時鐘端clk作為狀態保持電路的時鐘端與所述時鐘源選擇電路的輸出端相連，復位端接收所述占空比控制信號產生電路輸出的占空比控制信號產生電路的輸出端相連。進一步的，所述時鐘源選擇電路包括反相器inv4和inv5，以及選通器MUX1，所述源時鐘clk連接至反相器inv4的輸入端，反相器inv4的輸出端與反相器inv5的輸入端相連，反相器inv5的輸出端與選通器MUX1的第一輸入端相連，反相器inv4的輸出端與選通器MUX1的第二輸入端相連，選通器MUX1的輸出端作為時鐘源選擇電路的輸出端輸出觸發時鐘clk_sel，在分頻系數為奇數時，所述選通器MUX1將第二輸入端連通至其輸出端，在分頻系數為偶數時，所述選通器MUX1將第一輸入端連通至其輸出端。進一步的，所述延時選擇電路包括觸發器DFF2和選通器MUX2，觸發器DFF2的復位端連接分頻器的復位信號resetb，其時鐘端接收源時鐘緩沖后的時鐘ckbuf，其輸入端D接收所述裝載信號產生電路輸出的裝載信號，其輸出端Q連接至選通器MUX2的第一輸入端，選通器MUX2的第二輸入端接收所述裝載信號產生電路輸出的裝載信號，在分頻系數為奇數時，選通器MUX2將其第一輸入端連通至其輸出端，以輸出經過預定延時的裝載信號，在分頻系數為偶數時，選通器MUX2將其第二輸入端連通至其輸出端，以直接將裝載信號產生電路輸出的裝載信號輸出。與現有技術相比，本專利技術中的提出了一種對于各種分頻模式都能產生50％占空比時鐘的可編程分頻器，它不需要讓壓控振蕩器工作在2倍頻，減少了功耗。【附圖說明】為了更清楚地說明本專利技術實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中：圖1為本專利技術中的可編程分頻器在一個實施例中的結構框圖；圖2為本專利技術中的可編程分頻器在另一個實施例中的結構框圖。【具體實施方式】為使本專利技術的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本專利技術作進一步詳細的說明。此處所稱的“一個實施例”或“實施例”是指可包含于本專利技術至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。圖1為本專利技術中的可編程分頻器100在一個實施例中的結構框本文檔來自技高網...

【技術保護點】
一種可編程分頻器，其能夠基于分頻系數對源時鐘進行分頻得到50％占空比的分頻后時鐘信號，其特征在于，其包括：分頻系數設定電路，用于設定分頻系數；時鐘源選擇電路，其控制端與分頻系數設定電路的輸出端相連，其在分頻系數為奇數時，選擇源時鐘和源時鐘的反向時鐘中的一個作為觸發時鐘輸出，在分頻系數為偶數時，選擇源時鐘和源時鐘的反向時鐘中的另一個作為觸發時鐘輸出；計數器，基于初始值以預定步長進行累加或累減計數得到計數值，在所述計數值等于預定閾值時，將計數值復位為初始值，之后繼續進行重復計數，其中基于所述分頻系數確定初始值、預定閾值和預定步長；裝載信號產生電路，其輸入端與計數器的輸出端相連，其接收計數器輸出的計數值，在計數值等于預定閾值時，輸出第一電平的裝載信號，否則輸出第二電平的裝載信號；延時選擇電路，其輸入端與裝載信號產生電路的輸出端相連，在分頻系數為奇數時，將裝載信號產生電路輸出的裝載信號延時預定時長后輸出，在分頻系數為偶數時，直接將裝載信號產生電路輸出的裝載信號輸出；占空比控制信號產生電路，其一個輸入端與分頻系數設定電路的輸出端相連，另一個輸入端與計數器的輸出端相連，接收計數器輸出的計數值以及分頻系數設定電路輸出的分頻系數，并比較所述計數值和所述分頻系數，在所述計數值等于分頻系數的1/2向下取整后的整數時，其輸出有效的占空比控制信號，否則，其輸出無效的占空比控制信號；狀態保持電路，其輸入端與延時選擇電路的輸出端相連，其接收延時選擇電路輸出的裝載信號或經過延時的裝載信號，其時鐘端接收所述時鐘源選擇電路輸出的觸發時鐘，其復位端接收所述占空比控制信號產生電路輸出的占空比控制信號，在所述裝載信號為第一電平時，所述狀態保持電路進入鎖定狀態以使得其輸出端輸出的信號鎖定為第一電平，在所述占空比控制信號為有效時，復位所述狀態保持電路以使得所述狀態保持電路解除所述鎖定狀態進入采樣狀態，在采樣狀態下，所述狀態保持電路在觸發時鐘的觸發跳變沿時采樣其輸入端輸入的裝載信號或經過延時的裝載信號作為其輸出端輸出的信號，直到再次從采樣狀態進入鎖定狀態，基于所述狀態保持電路的輸出端輸出的信號獲得分頻得到的50％占空比的分頻后時鐘信號。...

【技術特征摘要】
1.一種可編程分頻器，其能夠基于分頻系數對源時鐘進行分頻得到50％占空比的分頻后時鐘信號，其特征在于，其包括：分頻系數設定電路，用于設定分頻系數；時鐘源選擇電路，其控制端與分頻系數設定電路的輸出端相連，其在分頻系數為奇數時，選擇源時鐘和源時鐘的反向時鐘中的一個作為觸發時鐘輸出，在分頻系數為偶數時，選擇源時鐘和源時鐘的反向時鐘中的另一個作為觸發時鐘輸出；計數器，基于初始值以預定步長進行累加或累減計數得到計數值，在所述計數值等于預定閾值時，將計數值復位為初始值，之后繼續進行重復計數，其中基于所述分頻系數確定初始值、預定閾值和預定步長；裝載信號產生電路，其輸入端與計數器的輸出端相連，其接收計數器輸出的計數值，在計數值等于預定閾值時，輸出第一電平的裝載信號，否則輸出第二電平的裝載信號；延時選擇電路，其輸入端與裝載信號產生電路的輸出端相連，在分頻系數為奇數時，將裝載信號產生電路輸出的裝載信號延時預定時長后輸出，在分頻系數為偶數時，直接將裝載信號產生電路輸出的裝載信號輸出；占空比控制信號產生電路，其一個輸入端與分頻系數設定電路的輸出端相連，另一個輸入端與計數器的輸出端相連，接收計數器輸出的計數值以及分頻系數設定電路輸出的分頻系數，并比較所述計數值和所述分頻系數，在所述計數值等于分頻系數的1/2向下取整后的整數時，其輸出有效的占空比控制信號，否則，其輸出無效的占空比控制信號；狀態保持電路，其輸入端與延時選擇電路的輸出端相連，其接收延時選擇電路輸出的裝載信號或經過延時的裝載信號，其時鐘端接收所述時鐘源選擇電路輸出的觸發時鐘，其復位端接收所述占空比控制信號產生電路輸出的占空比控制信號，在所述裝載信號為第一電平時，所述狀態保持電路進入鎖定狀態以使得其輸出端輸出的信號鎖定為第一電平，在所述占空比控制信號為有效時，復位所述狀態保持電路以使得所述狀態保持電路解除所述鎖定狀態進入采樣狀態，在采樣狀態下，所述狀態保持電路在觸發時鐘的觸發跳變沿時采樣其輸入端輸入的裝載信號或經過延時的裝載信號作為其輸出端輸出的信號，直到再次從采樣狀態進入鎖定狀態，基于所述狀態保持電路的輸出端輸出的信號獲得分頻得到的50％占空比的分頻后時鐘信號。2.根據權利要求1所述的可編程分頻器，其特征在于，在分頻系數為奇數時，所述時鐘源選擇電路選擇源時鐘的反向時鐘作為觸發時鐘輸出，在分頻系數為偶數時，選擇源時鐘作為觸發時鐘輸出，在分頻系數為奇數時，所述延時選擇電路將裝載信號產生電路輸出的裝載信號延時所述源時鐘的一個時鐘周期后輸出，第一電平為高電平，第二電平為低電平。3.根據權利要求1所述的可編程分頻器，其特征在于，所述初始值等于所述分頻系數，所述預定閾值為0，所述預定步長為1，所述計數器進行的是累減計數。4.根據權利要求1所述的可編程分頻器，...

【專利技術屬性】
技術研發人員：周玉鎮，戴頡，李耿民，職春星，
申請(專利權)人：燦芯半導體上海有限公司，
類型：發明
國別省市：上海;31