本發明專利技術公布了一種使用于平板顯示（FPD）電路版圖驗證工具中的減少重復報錯方法，所屬的技術領域是集成電路計算機輔助設計領域，尤其是涉及集成電路版圖的設計規則檢查（DRC）領域。本發明專利技術能夠大幅減少平板顯示電路版圖驗證中的重復錯誤，方便版圖設計人員快速定位和修正錯誤。本發明專利技術的關鍵步驟包括：切割象素單元矩陣并重命名象素單元以區分內層和外層單元、重組象素單元矩陣的層次結構為樹形結構、自底向上標記投影單元、將投影單元內的報錯結果自頂向下投影直至象素單元。通過投影操作，把大量的位于上層的報錯投影至象素單元，達到了減少重復報錯的目的。實驗結果表明，本發明專利技術能夠有效降低重復報錯數目2個數量級以上。
【技術實現步驟摘要】
本專利技術是一種使用于集成電路版圖驗證工具中的，針對平板顯示電路版圖的去除重復報錯方法，所屬的
是集成電路計算機輔助設計領域，尤其是涉及集成電路版圖的設計規則檢查（DRC）領域。
技術介紹
近年來，平板顯示器（FPD）的設計和制造逐步借鑒和引進了集成電路（IC）設計和制造過程中所采用的電子設計自動化（EDA）技術，這其中包括了版圖設計規則檢查（DRC）。借助軟件實現的版圖的設計規則檢查是集成電路和平板顯示器設計制造過程中十分重要的環節，它對于消除錯誤、降低設計成本和減少設計失敗的風險具有重要作用。為了加快版圖驗證的速度，我們通常采用層次化的驗證方法，即根據版圖本身所具有的層次結構，對多次重復出現的單元只驗證一次，而不需要將所有重復的單元實例都打散。這可以減少了冗余的操作和運算，從而有效提高計算效率。使用層次算法的另一個好處是可以減少重復的報錯，對于在每個單元實例都出現的報錯，我們只需在該單元內部報錯一次即可。對于FPD的版圖驗證而言，這種層次的算法更加不可或缺，因為FPD的版圖通常包含了一個龐大的象素陣列（Pixel?Array），其規模與顯示器的大小和分辨率成正比，通常可達500行500列以上。象素陣列是由象素單元（Pixel?Cell）以矩陣的形式排列而成，在層次算法中，許多計算只需在象素單元內部進行，這使得計算量減少了幾個數量級。同時，在每個象素單元的實例都出現的報錯，我們只需在象素單元內部報錯一次即可，報錯數目大大減少，設計人員更容易定位出錯的位置。然而，當象素陣列的各個象素單元實例之間存在重疊關系，或者象素單元實例之間的間隔小于一定值時，一些版圖數據有可能提升到上層單元進行運算，進而導致報錯出現在上層單元，引起大量的重復報錯。例如，假設有一個由象素單元A組成的4乘8的象素陣列，版圖預處理階段將重新組織單元層次：兩個A單元組成新單元I_1，兩個I_1單元組成新單元I_2，兩個I_2單元組成新單元I_3?......。預處理后的版圖層次結構如附圖1所示。假設左右兩兩A單元之間均有報錯，那么，最終的報錯模式如附圖2所示，報錯數目為7。而實際上，這7個報錯都是相同的，屬于重復報錯。在實際版圖中，這種重復報錯常常數以萬計，給設計人員定位和排查錯誤帶來了極大的不便。本專利技術的目的是為了去除FPD版圖設計規則檢查中的重復報錯。
技術實現思路
本專利技術針對平板顯示器電路版圖的設計規則檢查中所遇到的重復報錯過多的問題，提供了一種減少重復報錯的方法。該方法的核心是把位于上層單元的報錯往底層的象素單元投影，最終只在象素單元內部報錯。本專利技術的主要技術方案包括以下六個步驟：第一，切分象素單元陣列，重命名象素單元以區分內層單元和外層單元。重復報錯主要是象素陣列中的象素單元與象素單元之間的重疊關系或鄰近關系引發的。陣列的內層單元與上下左右的單元都有重疊或鄰近關系，而內層單元在某些方向不與其它單元發生重疊或鄰近，從打平的角度來看，內層單元與外層單元報錯數目是不一樣的。因此，把象素單元陣列進行切分，具有不同報錯數目和報錯位置的單元切分到不同的部分，并為每個部分的單元賦予新的名字。假設陣列為m行n列，將其切分為9個部分：1個中間的m-2行n-2列的陣列（A）、左右各1個m-2行1列的陣列（B、C）、上下各1個1行m-2列的陣列（D、E）以及4個角上的單元（F、G、H、I）。并且，為這9個部分的單元賦予新的名字，以把它們區分開來。第二，創建一個新的單元I，把切分得到的陣列A-E和實例F-I插入其中。插入單元I的目的是為了隔離象素單元和其它單元，為后續的投影操作創造一個單純的環境，避免不屬于象素單元的報錯也被投影到象素單元中。第三，重組陣列A-E的層次結構，把陣列結構轉化為樹形層次結構。對A-E中的每一個陣列，首先橫向地把陣列中左右相鄰的兩個單元組合為一個新單元，得到一個由新單元組成的陣列。然后縱向地把陣列中上下相鄰的兩個單元組合為一個新單元，得到一個由新單元組成的陣列。如此循環，直到陣列函數和列數都小于或等于2為止。插入樹形結構是層次版圖驗證的常用做法，目的是為了減少數據提升，提高驗證速度。第四，自底向上標記所有投影單元。投影單元可以如下遞歸定義：(1)如果一個單元僅包含象素單元，那么該單元為投影單元；(2)如果一個單元沒有調用除象素單元和投影單元之外的其它單元，那么該單元為投影單元。投影單元的特征為：如果投影單元內有報錯，則需要把報錯依次投影下去，直到投影到象素單元為止。第五，?按一般的層次處理方法進行設計規則檢查，計算出每個單元（包括插入單元）的報錯。第六，自頂向下把投影單元的報錯投影到象素單元中。對于每一個有報錯的投影單元I，做如下三個步驟：（1）計算I單元的子單元區域，然后計算報錯在子單元區域內的部分InCI和報錯在子單元區域外的部分OutCI；（2）對于InCI，直接投影到每個子單元中，需要根據子單元的位置和旋轉方向做坐標變換；（3）對于OutCI，對每一個子單元，先把子單元的區域向外擴張d個單位(d為象素單元間的最大間隔)，然后把OutCI投影到每一個擴張的子單元中去，需要根據子單元的位置和旋轉方向做坐標變換。對于每一個有報錯的象素單元，因為象素單元可能有來自于不同投影單元的報錯，報錯之間可能有重疊區域，所以需要通過自或運算把重合的區域合并起來。經歷了象素單元的重組、自底向上的標記和自頂向下的投影之后，所有投影單元的報錯都將投影到象素單元中去，所有在象素單元內部和象素單元間的報錯都將只報錯一次，極大地減少了重復報錯的規模。?附圖說明圖1插入層次示例；圖2重復報錯示例；圖3版圖切割示意；圖4插入層次過程示意；圖5插入層次后單元I的結構；圖6??投影示意圖。?具體實施方式假設有一個由象素單元A組成的1000行1000列的陣列。1．?把陣列切分為9個部分，重命名象素單元為A1-A9，創建單元I并把切分所得的子陣列插入單元I，如附圖3所示。2．?遞歸地插入層次，把單元A2、A4、A5、A6、A8所對應的陣列結構重組為樹形結構。以998行998列的A5陣列為例：步驟一，橫向地把左右相鄰的兩個A5實例插入新單元I_1，得到998行449列的I_1單元陣列，如附圖4所示。步驟二，縱向地把上下相鄰的兩個I_1實例插入新單元I_2，得到449行449列的I_2單元陣列，如附圖4所示。重復步驟一和步驟二，直到陣列的行數和列數都小于或等于2為止。在此期間，若碰到行數或列數為奇數的情況，則每列或每行的最后1個實例在當前步驟不插入新單元，而在下一次行數或列數為偶數的情況下再和相鄰的實例一起插入新單元。對于A2、A4、A6、A8的陣列，插入層次的方法是類似的。層次插入完成后，本例子一共產生了109個新單元，其中A5陣列插入了53個新單元，A2、A4、A6、A8陣列各插入了14個新單元。頂層單元I調用了14本文檔來自技高網...
【技術保護點】
一種使用于平板顯示（FPD）電路層次版圖驗證中的減少重復報錯方法，能去除平板顯示電路版圖設計規則檢查中的大量重復報錯；其技術特征在于：切割象素單元矩陣并重命名象素單元以區分內層和外層單元、重組象素單元矩陣的層次結構為樹形結構、自底向上標記投影單元、將投影單元內的報錯結果自頂向下投影直至象素單元；通過投影操作，把大量的位于上層單元的報錯結果投影至象素單元，達到了減少重復報錯的目的。
【技術特征摘要】
1.一種使用于平板顯示（FPD）電路層次版圖驗證中的減少重復報錯方法，能去除平板顯示電路版圖設計規則檢查中的大量重復報錯；其技術特征在于：切割象素單元矩陣并重命名象素單元以區分內層和外層單元、重組象素單元矩陣的層次結構為樹形結構、自底向上標記投影單元、將投影單元內的報錯結果自頂向下投影直至象素單元；通過投影操作，把大量的位于上層單元的報錯結果投影至象素單元，達到了減少重復報錯的目的。
2.?根據權利要求1所述的方法，在重組象素單元矩陣為樹形結構（即插入層次）前，切割象素單元矩陣并重命名象素單元以區分內層和外層單元；具體的切割方式是：給定一個m行n列的象素單元矩陣A，將其左下、左上、右上、右下四...
【專利技術屬性】
技術研發人員：成杰，王小冷，馬海南，劉艷霞，路艷芳，
申請(專利權)人：北京華大九天軟件有限公司，
類型：發明
國別省市：北京;11
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。