用于產(chǎn)生按照數(shù)值順序的連續(xù)整數(shù)的序列的處理器、方法、系統(tǒng)和指令技術(shù)方案

一個方面的方法包括接收指示目的地存儲位置的指令。響應(yīng)于該指令，將結(jié)果存儲在該目的地存儲位置中。該結(jié)果包括按照數(shù)值順序的至少四個連續(xù)非負整數(shù)的序列。在一個方面中，該指令指令未指示在架構(gòu)可見存儲位置中的具有多個打包數(shù)據(jù)元素的源打包數(shù)據(jù)操作數(shù)。公開了其他方法、裝置、系統(tǒng)和指令。

【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】用于產(chǎn)生按照數(shù)值順序的連續(xù)整數(shù)的序列的處理器、方法、系統(tǒng)和指令
技術(shù)介紹
摶術(shù)領(lǐng)域?qū)嵤├婕疤幚砥鳌＞唧w而言，實施例涉及具有指令集的處理器，該指令集包括使用控制索引的指令。背景信肩、許多處理器具有單指令多數(shù)據(jù)(SMD)架構(gòu)。在SMD架構(gòu)中，打包數(shù)據(jù)指令、向量指令或者SMD指令可同時或并行地對多個數(shù)據(jù)元素或者多對數(shù)據(jù)元素進行操作。處理器可具有并行執(zhí)行硬件，該并行執(zhí)行硬件響應(yīng)于打包數(shù)據(jù)指令來同時或并行地執(zhí)行多個操作。多個數(shù)據(jù)元素可在一個寄存器或存儲器位置內(nèi)被打包為打包數(shù)據(jù)或向量數(shù)據(jù)。在打包數(shù)據(jù)中，寄存器或者其他存儲位置的位可邏輯地分成多個數(shù)據(jù)元素的序列。例如，256位寬打包數(shù)據(jù)寄存器可具有四個64位寬打包數(shù)據(jù)元素、八個32位寬打包數(shù)據(jù)元素、十六個16位寬打包數(shù)據(jù)元素等。每一打包數(shù)據(jù)元素可表示單獨的各段數(shù)據(jù)(例如，像素的紅色、綠色、藍色或α顏色分量、或復(fù)數(shù)的實部或虛部等等)，各段數(shù)據(jù)可單獨地操作或與其他數(shù)據(jù)獨立地操作。一些SMD架構(gòu)具有用于根據(jù)控制索引在一個或多個源打包數(shù)據(jù)內(nèi)靈活地重新安排打包數(shù)據(jù)元素的指令。此類指令的示例是置換指令和混洗指令。控制索引控制這些指令如何重新安排打包數(shù)據(jù)元素。【附圖說明】通過參考用來說明本專利技術(shù)的實施例的以下描述和附圖，可最好地理解本專利技術(shù)。在附圖中:圖1是用于處理可用來產(chǎn)生控制索引的指令的處理器的示例實施例的框圖。圖2是處理打包數(shù)據(jù)重新安排控制索引產(chǎn)生指令的示例實施例的方法的示例實施例的流程框圖。圖3是處理打包數(shù)據(jù)重新安排控制索引前體產(chǎn)生指令的示例實施例的方法的示例實施例的流程框圖。圖4是用于處理可用來產(chǎn)生控制索引的指令的指令處理裝置的示例實施例的框圖。圖5是處理存儲遵循數(shù)值模式的至少四個非負整數(shù)的序列的指令的方法的示例實施例的流程框圖。圖6是可用來產(chǎn)生控制索引的指令的指令格式的實施例的框圖。圖7Α是示出在一些實施例中通過指令存儲的整數(shù)序列可具有主要或完全基于指令的操作碼的數(shù)值模式的框圖。圖7Β是框圖，示出在一些實施例中，通過指令存儲的整數(shù)序列可具有部分地基于指令的操作碼并且部分地基于由該指令指示的一個或多個數(shù)值模式限定參數(shù)的數(shù)值模式。圖8是處理存儲按照數(shù)值順序的至少四個非負整數(shù)的序列的指令的方法的示例實施例的流程框圖。圖9是示出打包數(shù)據(jù)重新安排操作的示例實施例的框圖，該打包數(shù)據(jù)重新安排操作使用具有按照數(shù)值順序的偏移連續(xù)整數(shù)的值的打包數(shù)據(jù)重新安排控制索引，來從兩個經(jīng)對齊的打包數(shù)據(jù)中提取未對齊的打包數(shù)據(jù)以避免需要執(zhí)行未對齊加載。圖10是處理存儲按照數(shù)值順序的至少四個非負整數(shù)的序列的指令的方法的示例實施例的流程框圖，其中連續(xù)位置中的所有整數(shù)相差至少為2的恒定整數(shù)跨度。圖11是處理存儲按照數(shù)值順序的至少四個非負相同奇偶性(例如均為偶數(shù)或均為奇數(shù))整數(shù)的序列的指令的方法的示例實施例的流程框圖。圖12是示出打包數(shù)據(jù)重新安排操作的示例實施例的框圖，該打包數(shù)據(jù)重新安排操作使用打包數(shù)據(jù)重新安排控制索引以將實數(shù)(R)與虛數(shù)(頂)分開，該打包數(shù)據(jù)重新安排控制索引具有按照遞增數(shù)值順序的連續(xù)偶數(shù)的值。圖13是處理存儲按照數(shù)值順序的至少四個整數(shù)的序列的指令的方法的示例實施例的流程框圖，其中整數(shù)中的最小整數(shù)從零偏移一偏移量，并且其中連續(xù)位置中的所有整數(shù)彼此相差一跨度。圖14是處理用于存儲按照數(shù)值順序的連續(xù)非負整數(shù)的序列的第一控制索引前體產(chǎn)生指令和向每一整數(shù)應(yīng)用跨度和偏移量的第二指令的方法的示例實施例的流程框圖。圖15是存儲紅、綠、藍、α四元數(shù)據(jù)的源打包數(shù)據(jù)的框圖。圖16是包括存儲一個或多個整數(shù)序列的只讀存儲器(ROM)的處理器的示例實施例的框圖。圖17A是示出用于存儲控制索引和控制索引前體的適當(dāng)格式的第一示例實施例的框圖。圖17B是示出用于存儲控制索引和控制索引前體的適當(dāng)格式的第二示例實施例的框圖。圖18是一組合適的打包數(shù)據(jù)寄存器的示例實施例的框圖。圖19是包括存儲可用來產(chǎn)生控制索引的指令的機器可讀存儲介質(zhì)的制品的框圖。圖20A示出示例性AVX指令格式，包括VEX前綴、實操作碼字段、Mod R/M字節(jié)、SIB字節(jié)、位移字段以及IMM8。圖20B示出來自圖20A的哪些字段構(gòu)成完整操作碼字段和基礎(chǔ)操作字段。[0031 ] 圖21A是示出根據(jù)本專利技術(shù)的實施例的通用向量友好指令格式及其A類指令模板的框圖。圖21B是示出根據(jù)本專利技術(shù)的實施例的通用向量友好指令格式及其B類指令模板的框圖。圖22是示出根據(jù)本專利技術(shù)的實施例的示例性專用向量友好指令格式的框圖。圖22B是示出根據(jù)本專利技術(shù)的實施例的構(gòu)成完整操作碼字段的具有專用向量友好指令格式的字段的框圖。圖22C是示出根據(jù)本專利技術(shù)的實施例的構(gòu)成寄存器索引字段的具有專用向量友好指令格式的字段的框圖。圖22D是示出根據(jù)本專利技術(shù)的一個實施例的構(gòu)成擴充(augmentation)操作字段的具有專用向量友好指令格式的字段的框圖。圖23是根據(jù)本專利技術(shù)的一個實施例的寄存器架構(gòu)的框圖。圖24A是示出根據(jù)本專利技術(shù)的實施例的示例性有序流水線和示例性的寄存器重命名的無序發(fā)布/執(zhí)行流水線二者的框圖。圖24B示出處理器核，該處理器核包括耦合到執(zhí)行引擎單元的前端單元，并且兩者耦合到存儲器單元。圖25A是根據(jù)本專利技術(shù)實施例的單處理器核連同其到管芯上互連網(wǎng)絡(luò)的連接以及其2級(L2)高速緩存的本地子集的框圖。圖25B是根據(jù)本專利技術(shù)的實施例的圖25A中的處理器核的一部分的展開圖。圖26是根據(jù)本專利技術(shù)實施例可具有一個以上的核、可具有集成存儲器控制器以及可具有集成圖形器件的處理器的框圖。圖27所示為根據(jù)本專利技術(shù)的一個實施例的系統(tǒng)的框圖。圖28所示為根據(jù)本專利技術(shù)的實施例的第一更具體示例性系統(tǒng)的框圖。圖29示出根據(jù)本專利技術(shù)的實施例的第二更具體的示例性系統(tǒng)的框圖。圖30示出根據(jù)本專利技術(shù)的實施例的SoC的框圖。圖31是根據(jù)本專利技術(shù)的實施例的對照使用軟件指令轉(zhuǎn)換器將源指令集中的二進制指令轉(zhuǎn)換成目標(biāo)指令集中的二進制指令的框圖。【具體實施方式】在以下描述中，陳述了諸多特定細節(jié)(例如特定處理器、方法、操作、指令、數(shù)值模式以及數(shù)據(jù)格式)。然而，應(yīng)當(dāng)理解，本專利技術(shù)的各實施例可以在不具有這些具體細節(jié)的情況下得到實施。在其他實例中，未詳細示出公知的電路、結(jié)構(gòu)和技術(shù)以免混淆對本描述的理解。典型地，通過執(zhí)行對具有源打包數(shù)據(jù)元素的源打包數(shù)據(jù)操作數(shù)進行操作的一系列通用指令，來從頭開始漸進地建立用于置換指令和混洗指令的控制索引。例如，產(chǎn)生控制索引的方法的一部分可包括執(zhí)行一系列通用打包數(shù)據(jù)算術(shù)指令以對源打包數(shù)據(jù)元素執(zhí)行一系列打包數(shù)據(jù)算術(shù)操作，以將源打包數(shù)據(jù)元素最終轉(zhuǎn)換為控制索引。趨向于限制置換和混洗指令以及籠統(tǒng)的其它打包數(shù)據(jù)重新安排指令的有用性的一個因素是為了產(chǎn)生置換控制索引、混洗控制索引或其它打包數(shù)據(jù)重新安排控制索引而通常需要按順序執(zhí)行的指令的數(shù)量。可能需要若干指令(例如大約4到10個指令或甚至更多指令)來產(chǎn)生一組控制索引。此外，所需的指令的數(shù)量一般趨向于隨著打包數(shù)據(jù)元素的總數(shù)量增加而增加，由于打包數(shù)據(jù)寄存器的位寬增加，故隨時間傾向于如此。執(zhí)行這些指令趨向于在處理時間、處理器資源使用率以及功耗方面是昂貴的。此夕卜，這些花費趨向于減損或減少由打包數(shù)據(jù)重新安排指令提供的整體益處。在一些情況下，在已經(jīng)產(chǎn)生和使用控制索引之后可能丟棄控制索引，在此情況下，如果需求出現(xiàn)，則可能需本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種方法，包括：接收指令，所述指令指示目的地存儲位置；以及響應(yīng)于所述指令，將結(jié)果存儲在所述目的地存儲位置中，所述結(jié)果包括按照數(shù)值順序的至少四個連續(xù)非負整數(shù)的序列，其中所述指令未指示在架構(gòu)可見存儲位置中的具有多個打包數(shù)據(jù)元素的源打包數(shù)據(jù)操作數(shù)。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】1.一種方法，包括: 接收指令，所述指令指示目的地存儲位置；以及 響應(yīng)于所述指令，將結(jié)果存儲在所述目的地存儲位置中，所述結(jié)果包括按照數(shù)值順序的至少四個連續(xù)非負整數(shù)的序列， 其中所述指令未指示在架構(gòu)可見存儲位置中的具有多個打包數(shù)據(jù)元素的源打包數(shù)據(jù)操作數(shù)。2.如權(quán)利要求1所述的方法，其特征在于，接收所述指令包括接收打包數(shù)據(jù)重新安排控制索引產(chǎn)生指令，而存儲所述結(jié)果包括存儲按照數(shù)值順序的所述至少四個連續(xù)非負整數(shù)作為至少四個相應(yīng)的打包數(shù)據(jù)重新 安排控制索引。3.如權(quán)利要求1所述的方法，其特征在于，通過所述指令的操作碼來決定存儲按照數(shù)值順序的所述連續(xù)非負整數(shù)。4.如權(quán)利要求1所述的方法，其特征在于，接收所述指令包括接收指示整數(shù)偏移量的指令，并且存儲包括存儲所述至少四個連續(xù)非負整數(shù)中的與零相差所述整數(shù)偏移量的最小整數(shù)。5.如權(quán)利要求1所述的方法，其特征在于，接收所述指令包括接收指示循環(huán)量的指令，并且存儲所述結(jié)果包括存儲至少四個連續(xù)非負整數(shù)的已循環(huán)所述循環(huán)量的經(jīng)循環(huán)序列。6.如權(quán)利要求1所述的方法，其特征在于，接收所述指令包括接收未指示在架構(gòu)可見存儲位置中的源操作數(shù)的指令。7.如權(quán)利要求1所述的方法，其特征在于，存儲所述結(jié)果包括存儲按照數(shù)值順序的至少8個連續(xù)非負整數(shù)的序列。8.如權(quán)利要求7所述的方法，其特征在于，存儲所述結(jié)果包括存儲按照數(shù)值順序的至少32個連續(xù)非負整數(shù)的序列。9.如權(quán)利要求1所述的方法，其特征在于，存儲所述結(jié)果包括在所述目的地存儲位置中以從最低到最聞的順序存儲以下之一: O, I, 2，3，4，5, 6, 7 ；O, I, 2，3，4，5，6，7，8，9，10，11，12，13，14，15 ；O, I, 2，3，4，5，6，7，8，9，10，11，12，13，14，15，16，17，18，19，20，21，22，23，24，25，26，27，28，29，30，31 ；O, I, 2，3，4，5，6，7，8，9，10，11，12，13，14，15，16，17，18，19，20，21，22，23，24，25，26，27，28，29，30，31，32，33，34，35，36，37，38，39，40，41，42，43，44，45，46，47, 48，49，50，51，52，53，54，55，56，57，58，59，60，61，62，63 ； 7，6，5，4，3，2, I, O ；15，14，13，12，11，10，9，8，7，6，5，4，3，2，1，O ;31，30，29，28，27，26，25，24，23，22，21，20，19，18，17，16，15，14，13，12，11，10，9，8，7，6,5,4, 3，2，1,0-MR63，62，61，60，59，58，57，56，55，54，53，52，51，50，49，48，47，46，45，44，43，42，41，40，39，38，37，36，35，34，33，32，31，30，29，28，27，26，25，24，23，22，21，20，19，18，17，16，15，14，13，12，11，10，9，8，7，6，5，4，3，2，I, O。10.如權(quán)利要求1所述的方法，其特征在于，還包括從與正在執(zhí)行所述指令的執(zhí)行單元一起位于管芯上的非架構(gòu)可見存儲位置訪問所述至少四個連續(xù)非負整數(shù)。11.如權(quán)利要求1所述的方法，其特征在于，存儲包括存儲在執(zhí)行所述指令之前已預(yù)先確定的至少四個連續(xù)非負整數(shù)的序列。12.如權(quán)利要求1所述的方法，其特征在于，進一步包括: 接收第二指令，所述第二指令指示所述結(jié)果、指示恒定整數(shù)跨度、指示整數(shù)偏移量、并指示第二目的地存儲位置；以及 響應(yīng)于所述第二指令將第二結(jié)果存儲在所述第二目的地存儲位置中，所述第二結(jié)果包括按照數(shù)值順序的至少四個非負整數(shù)的序列，其中所述第二結(jié)果的所有連續(xù)整數(shù)相差所述恒定整數(shù)跨度，并且所述第二結(jié)果的所述整數(shù)中的最小整數(shù)與零相差所述整數(shù)偏移量。13.一種裝置，包括: 目的地存儲位置；以及 與所述目的地存儲位置耦合的執(zhí)行單元，所述執(zhí)行單元用于，響應(yīng)于指示所述目的地存儲位置的指令，將結(jié)果存儲在所述目的地存儲位置中，所述結(jié)果包括按照數(shù)值順序的至少四個連續(xù)非負整數(shù)的序列， 其中所述執(zhí)行單元用于響應(yīng)于未指示在架構(gòu)可見的存儲位置中的具有多個打包數(shù)據(jù)元素的源打包數(shù)據(jù)操作數(shù)的指令來存儲所述結(jié)果。14.如權(quán)利要求13所 述的裝置，其特征在于，所述指令包括打包數(shù)據(jù)重新安排控制索引產(chǎn)生指令，并且所述執(zhí)行單元用于響應(yīng)于所述打包數(shù)據(jù)重新安排控制索引產(chǎn)生指令來存儲按照數(shù)值順序的所述至少四個連續(xù)非負整數(shù)的序列作為至少四個相應(yīng)的打包數(shù)據(jù)重新安排控制索引。15.如權(quán)利要求13所述的裝置，其特征在于，所述指令的操作碼決定所述執(zhí)行單元存儲按照數(shù)值順序的所述連續(xù)非負整數(shù)。16.如權(quán)利要求13所述的裝置，其特征在于，所述指令用于指示整數(shù)偏移量，并且所述執(zhí)行單元用于響應(yīng)于所述指令來存儲所述至少四個連續(xù)非負整數(shù)中的與零相差所述整數(shù)偏移量的最小整數(shù)。17.如權(quán)利要求13所述的裝置，其特征在于，所述指令用于指示整數(shù)循環(huán)量，并且所述執(zhí)行單元用于響應(yīng)于所述指令來存儲所述至少四個連續(xù)非負整數(shù)的已循環(huán)所述循環(huán)量的經(jīng)循環(huán)序列。18.如權(quán)利要求13所述的裝置，其特征在于，所述指令未指示在架構(gòu)可見的存儲位置中的源操作數(shù)。19.如權(quán)利要求13所述的裝置，其特征在于，所述執(zhí)行單元用于響應(yīng)于所述指令來存儲按照數(shù)值順序的至少8個連續(xù)非負整數(shù)的序列。20.如權(quán)利要求13所述的裝置，其特征在于，所述執(zhí)行單元用于響應(yīng)于所述指令來存儲按照數(shù)值順序的至少32個連續(xù)非負整數(shù)的序列。21.如權(quán)利要求13所述的裝置，其特征在于，所述執(zhí)行單元用于響應(yīng)于所述指令以從最低...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：S·阿布拉罕，E·烏爾德阿邁德瓦爾，R·凡倫天，Z·斯波伯，A·格雷德斯廷，
申請(專利權(quán))人：英特爾公司，
類型：發(fā)明
國別省市：美國;US