像素結構制造技術

一種像素結構包括掃描線、數據線、第一像素單元以及第二像素單元。第一像素單元包括第一主動元件以及與第一主動元件電性連接的第一像素電極。第一主動元件包括第一柵極、第一源極以及第一漏極。第一源極與數據線電性連接。第一漏極與第一像素電極電性連接。第二像素單元包括第二主動元件以及與第二主動元件電性連接的第二像素電極。第二主動元件包括第二柵極、第二源極以及第二漏極，第一柵極以及第二柵極與掃描線電性連接。第二漏極與第二像素電極電性連接，其中第一漏極與第二源極電性連接。

【技術實現步驟摘要】
像素結構
本專利技術涉及一種像素結構，且特別是有關于一種主動元件彼此串聯的像素結構。
技術介紹
目前常見的顯示面板的像素結構是于一個像素區域中設置一個主動元件搭配單個像素電極所形成。不過，這樣一來，單個像素結構中所驅動的顯示介質(例如為液晶化合物)僅會有單一種偏轉程度，故使用者僅能在一定的視角范圍內才能觀看到品質良好的顯示畫面。為實現廣視角的顯示功能，常見的一種像素設計方法是將一個像素結構區分成至少兩個以上的像素區域，其中每一個像素區域例如是配置一個主動元件以及一個像素電極。并由不同像素區域中的像素電極可具有不同的配向結構及/或具有不同的電位，因此可以使單一像素結構所驅動的顯示介質具有多種不同的配向方向及/或偏轉程度，藉此達成廣視角顯示功能。隨著對顯示面板的顯示品質的要求越來越高，高解析度的顯示面板因應誕生。目前已有4K2K解析度的顯示面板被研發出，其像素結構的數量相當地多(例如是解析度為3840x2160和4096 X 2160兩種像素設計方式)。對應地，每一個像素結構所分配到的面積相當地小，若是要搭配前述的單一個像素結構具有多個像素區域的設計方式，則每一個像素區域的面積將更為縮減，此時，多個主動元件的設置將會占據過多空間而造成開口率下降，而且容易有寄生電容過大的問題產生。
技術實現思路
本專利技術提供一種像素結構，其中多個主動元件可通過串聯的方式連接，藉以提升開口率并降低寄生電容。本專利技術的一種像素結構包括一掃描線、一數據線、一第一像素單元以及一第二像素單元。第一像素單元包括一第一主動元件以及一與第一主動元件電性連接的第一像素電極，其中第一主動兀件包括一第一柵極、一第一源極以及一第一漏極。第一柵極與掃描線電性連接，第一源極與數據線電性連接，第一漏極與第一像素電極電性連接。第二像素單元包括一第二主動元件以及一與第二主動元件電性連接的第二像素電極。第二主動元件包括一第二柵極、一第二源極以及一第二漏極，第二柵極與掃描線電性連接，第二漏極與第二像素電極電性連接，其中，第一漏極與第二源極電性連接。基于上述，本專利技術的像素結構的第一主動元件的第一漏極與第二主動元件的第二源極電性連接，藉以形成彼此串聯的第一主動元件和第二主動元件，因此可以提升像素結構的開口率并降低寄生電容，以提供良好的顯示品質。為讓本專利技術的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。【附圖說明】圖1為本專利技術一實施例的像素結構的上視示意圖。圖2為圖1的像素結構所形成的像素陣列的上視示意圖。圖3為本專利技術一實施例的像素結構的上視示意圖。圖4為圖3的像素結構所形成的像素陣列的上視示意圖。圖5為本專利技術另一實施例的像素結構的上視示意圖。圖6為圖5的像素結構所形成的像素陣列的上視示意圖。圖7為圖5的像素結構的等效電路示意圖。圖8為比較例I的像素結構的上視示意圖。圖9為比較例I的像素結構所形成的像素陣列的上視示意圖。上述附圖中的附圖標記說明如下:10、10a、10b、10c:像素陣列100、100a、100b、IOOc:像素結構110:掃描線120:數據線130:第一像素單元132:第一主動元件134:第一像素電極140:第二像素單元142:第二主動元件144:第二像素電極150:連接電極160:信號線170:分享單元172:分享主動元件174:分享電容器180:第三像素單元182:第三主動元件184:第三像素電極C1、C2、C3:通道CL:信號線Cs:分享電容D1、D2、D3:漏極DL:數據線G1、G2、G3:柵極PEl:第一像素電極PE2:第二像素電極S1、S2、S3:源極SS:分享源極SD:分享漏極SG:分享柵極SC:分享通道ST:分享主動元件SE:分享電容器SL:掃描線Tl:第一主動元件T2:第二主動元件【具體實施方式】圖1為本專利技術一實施例的像素結構的上視示意圖。圖2為圖1的像素結構所形成的像素陣列的上視示意圖。請參照圖1和圖2，像素陣列10包括多個像素結構100，且這些像素結構100呈陣列排列。圖2中繪示四個像素結構100為例說明。但本專利技術不限于此。像素陣列10可以包括更多的像素結構100，依設計需求而定。如圖1所示，像素結構100包括一掃描線110、一數據線120、一第一像素單元130以及一第二像素單元140。第一像素單元130以及第二像素單元140共用同一掃描線110以及同一數據線120。第一像素單元130包括一第一主動元件132以及一第一像素電極134。第一像素電極134與第一主動元件132電性連接。第一主動元件132包括一第一柵極G1、一第一通道Cl、一第一源極SI以及一第一漏極D1。第一柵極Gl和掃描線110電性連接。第一通道Cl設置于第一柵極Gl上方，且第一柵極Gl與第一通道Cl之間設置有絕緣層(未繪示)。第一源極SI和數據線120電性連接且覆蓋部分第一通道Cl。第一漏極Dl和第一源極SI彼此分離且覆蓋部分第一通道Cl。第一像素電極134和第一漏極Dl電性連接。第二像素單元140包括一第二主動元件142以及一第二像素電極144。第二像素電極144與第二主動元件142電性連接。第二主動元件142包括一第二柵極G2、一第二通道C2、一第二源極S2以及一第二漏極D2。第二柵極G2和掃描線110電性連接。第二通道C2設置于第二柵極G2上方，且第二柵極G2與第二通道C2之間設置有絕緣層(未繪示)。第二源極S2和第一漏極Dl電性連接且覆蓋部分第二通道C2。第二漏極D2和第二源極S2彼此分離且覆蓋部分第二通道C2。第二像素電極144和第二漏極D2電性連接。以另一角度而言，第一漏極Dl和第二源極S2可視為同一導電圖案，且該導電圖案可同時作為第一主動元件132的第一漏極Dl以及第二主動元件142的第二源極S2，據以形成彼此串聯的第一主動元件132和第二主動元件142。—般而言，若是兩個主動元件并聯設置時，則兩個主動元件的源極會連接在一起并且都與掃描線110重疊，因此掃描線110上的寄生電容容易過大，而造成像素結構100的顯示品質不良。相較之下，本實施例的像素結構100的第一漏極Dl和第二源極S2可由同一導電圖案所構成，因此與掃描線110重疊的導體面積可進一步縮減而減少掃描線110上的寄生電容。同時，可以縮減第一主動元件132和第二主動元件142所占據的面積，進而提升像素結構100的開口率。此外，由于第一漏極Dl和第二源極S2電性連接，因此數據線120所傳遞的數據信號可通過第一漏極Dl寫入第二主動元件142，并藉以驅動第二像素電極144。換言之，像素結構100中的第一主動元件132和第二主動元件142為串聯，因此當與像素結構100電性連接的掃描線110被致能時，與該像素結構100電性連接的數據線120的數據信號可寫入第一像素電極134以及第二像素電極144，以同時對第一像素電極134以及第二像素電極144進行充電并使第一像素電極134和第二像素電極144具有相同的電位。以另一角度而言,可以藉由一第一掩膜工藝形成一第一圖案化導體層，且該第一圖案化導體層包括掃描線110、第一柵極Gl以及第二柵極G2，其材料包括合金、金屬材料、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、透明導電材料、其它導電材料或是上述材料的堆疊層本文檔來自技高網...

【技術保護點】
一種像素結構，包括：一掃描線；一數據線；一第一像素單元，包括一第一主動元件以及一與該第一主動元件電性連接的第一像素電極，其中該第一主動元件包括一第一柵極、一第一源極以及一第一漏極，該第一柵極與該掃描線電性連接，該第一源極與該數據線電性連接，該第一漏極與該第一像素電極電性連接；以及一第二像素單元，包括一第二主動元件以及一與該第二主動元件電性連接的第二像素電極，其中該第二主動元件包括一第二柵極、一第二源極以及一第二漏極，該第二柵極與該掃描線電性連接，該第二漏極與該第二像素電極電性連接，其中，該第一漏極與該第二源極電性連接。

【技術特征摘要】
2014.03.26 TW 1031112651.一種像素結構，包括: 一掃描線； 一數據線； 一第一像素單元，包括一第一主動元件以及一與該第一主動元件電性連接的第一像素電極，其中該第一主動兀件包括一第一柵極、一第一源極以及一第一漏極，該第一柵極與該掃描線電性連接，該第一源極與該數據線電性連接，該第一漏極與該第一像素電極電性連接；以及 一第二像素單元，包括一第二主動元件以及一與該第二主動元件電性連接的第二像素電極，其中該第二主動元件包括一第二柵極、一第二源極以及一第二漏極，該第二柵極與該掃描線電性連接，該第二漏極與該第二像素電極電性連接，其中，該第一漏極與該第二源極電性連接。2.如權利要求1所述的像素結構，還包括一連接電極，該連接電極的一端連接至該第一漏極，且該連接電極的另一端連接至該第二源極。3.如權利要求2所述的像素結構，其中該連接電極不與該掃描線重疊。4.如權利要求1所述的像素結構，還包括一第三像素單元，該第三像素單元包括一第三主動元件以及一與該第三主動元件電性連接的一第三像素...

【專利技術屬性】
技術研發人員：魏瑋君，田堃正，廖乾煌，
申請(專利權)人：友達光電股份有限公司，
類型：發明
國別省市：中國臺灣;71