• 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    基于FPGA的等精度頻率測試系統(tǒng)及其設計方法技術方案

    技術編號:10114375 閱讀:173 留言:0更新日期:2014-06-04 18:38
    本發(fā)明專利技術公開了一種基于FPGA的等精度頻率測試系統(tǒng)及測試方法,該系統(tǒng)通過對外部標準時鐘信號進行分頻,得到預置閘門信號后,進一步得到實際閘門信號;對外部待測信號和標準時鐘信號的上升沿進行計數(shù),以便得到在實際閘門信號內(nèi)外部待測信號和標準時鐘信號的周期數(shù);根據(jù)得到的周期數(shù)以及標準時鐘信號的頻率,計算得到被測信號的頻率,最后將被測信號的頻率送至數(shù)碼管顯示。該方法不僅可以獲得很高的頻率測量精度,而且可以使頻率的測量精度基本相等。

    【技術實現(xiàn)步驟摘要】
    【專利摘要】本專利技術公開了一種基于FPGA的等精度頻率測試系統(tǒng)及測試方法,該系統(tǒng)通過對外部標準時鐘信號進行分頻,得到預置閘門信號后,進一步得到實際閘門信號;對外部待測信號和標準時鐘信號的上升沿進行計數(shù),以便得到在實際閘門信號內(nèi)外部待測信號和標準時鐘信號的周期數(shù);根據(jù)得到的周期數(shù)以及標準時鐘信號的頻率,計算得到被測信號的頻率,最后將被測信號的頻率送至數(shù)碼管顯示。該方法不僅可以獲得很高的頻率測量精度,而且可以使頻率的測量精度基本相等?!緦@f明】基于FPGA的等精度頻率測試系統(tǒng)及其設計方法
    本專利技術涉及頻率測試系統(tǒng)和方法,尤其涉及基于FPGA的等精度頻率測試系統(tǒng)及測試方法。
    技術介紹
    在工控系統(tǒng)中,經(jīng)常需要測量各種信號的頻率?,F(xiàn)有的頻率計主要有兩種測量方法:一種是直接測頻法,該方法是將被測頻率信號經(jīng)脈沖整形電路處理后加到閘門的一個輸入端,只有在閘門開通時間T內(nèi),被計數(shù)的脈沖送到十進制計數(shù)器進行計數(shù)。設計數(shù)器的值為N,則可得到被測信號頻率為f=N/T,這種測量方法在低頻段的相對誤差較大,即在低頻段不能滿足設計精度的要求;另一種是組合測頻法,指在高頻時采用直接測頻法,低頻段時采用直接測量周期法測信號的周期,然后換算成頻率。這種方法可以在一定程度上彌補直接測頻法的不足,但是難以確定最佳分測點,且各種頻率的待測信號的測量精度相差較大。
    技術實現(xiàn)思路
    本專利技術要解決的技術問題是:提供基于FPGA的等精度頻率測試系統(tǒng)及測試方法,不僅可以獲得很高的頻率測量精度,而且可以使頻率的測量精度基本相等。一種基于FPGA的等精度頻率測試方法,包括如下步驟: (1)將標準時鐘信號及待測信號直接輸入FPGA芯片; (2)標準時鐘信號輸入FPGA芯片后,經(jīng)分頻模塊1、分頻模塊II分別得到預置閘門信號和二倍頻的預置閘門信號; (3)預置閘門信號輸入D觸發(fā)器的數(shù)據(jù)輸入端,待測信號輸入D觸發(fā)器的時鐘輸入端,D觸發(fā)器輸出實際閘門信號; (4)預置閘門信號和二倍頻的預置閘門信號分別經(jīng)非門后連接二輸入與門的輸入端,該與門的輸出作為計數(shù)器I和計數(shù)器II的清零信號;實際閘門信號作為計數(shù)器I和計數(shù)器II的使能信號,標準時鐘信號作為計數(shù)器I的時鐘輸入信號,待測信號作為計數(shù)器II的時鐘輸入信號; (5)計數(shù)器I將得到的在實際閘門信號高電平持續(xù)時間內(nèi)標準時鐘信號的周期數(shù)輸送至鎖存器I ;計數(shù)器II將得到的在實際閘門信號高電平持續(xù)時間內(nèi)待測信號的周期數(shù)輸送至鎖存器II ; (6)測頻計算模塊接收來自鎖存器I和鎖存器II將輸出值,計算得出待測信號的頻率。一種基于FPGA的等精度頻率測試系統(tǒng),包括基于FPGA的分頻模塊1、分頻模塊I1、D觸發(fā)器、計數(shù)器1、計數(shù)器I1、鎖存器1、鎖存器II和測頻計算模塊,分頻模塊I和分頻模塊II的輸入端均與標準時鐘信號連接,分頻模塊I輸出的預置閘門信號和分頻模塊II輸出的二倍頻的預置閘門信號分別經(jīng)非門后連接二輸入與門的輸入端;所述預置閘門信號與D觸發(fā)器的數(shù)據(jù)輸入端連接,待測信號連接D觸發(fā)器的時鐘輸入端,D觸發(fā)器的輸出端同時與計數(shù)器I和計數(shù)器II的使能端連接,計數(shù)器I和計數(shù)器II的清零端均和與門的輸出端連接,計數(shù)器I的時鐘端與標準時鐘信號連接,計數(shù)器II的時鐘端與待測信號連接;計數(shù)器I和計數(shù)器II的輸出端分別連接鎖存器I和鎖存器II,鎖存器I和鎖存器II的輸出端與測頻計算模塊相連,測頻計算模塊將計算出的頻率輸出至數(shù)碼管。所述計數(shù)器I和計數(shù)器II均為32位的計數(shù)器。所述數(shù)碼管為9個8段數(shù)碼管。計數(shù)器I和計數(shù)器II對輸入時鐘計數(shù),輸出32位的數(shù)字量;測頻計算模塊輸入兩路32位的數(shù)字量,計算得到頻率,并將結果輸出到段數(shù)碼管上。假定標準時鐘信號頻率為$,待測信號頻率為;一次實際閘門時間內(nèi),對標準 時鐘信號的計數(shù)值為Y,對被測信號的計數(shù)值為_ ;那么可得被測信號頻率【權利要求】1.基于FPGA的等精度頻率測試方法,其特征在于,包括如下步驟: (1)將標準時鐘信號及待測信號直接輸入FPGA芯片; (2)標準時鐘信號輸入FPGA芯片后,經(jīng)分頻模塊1、分頻模塊II分別得到預置閘門信號和二倍頻的預置閘門信號; (3)預置閘門信號輸入D觸發(fā)器的數(shù)據(jù)輸入端,待測信號輸入D觸發(fā)器的時鐘輸入端,D觸發(fā)器輸出實際閘門信號; (4)預置閘門信號和二倍頻的預置閘門信號分別經(jīng)非門后連接二輸入與門的輸入端,該與門的輸出作為計數(shù)器I和計數(shù)器II的清零信號;實際閘門信號作為計數(shù)器I和計數(shù)器II的使能信號,標準時鐘信號作為計數(shù)器I的時鐘輸入信號,待測信號作為計數(shù)器II的時鐘輸入信號; (5)計數(shù)器I將得到的在實際閘門信號高電平持續(xù)時間內(nèi)標準時鐘信號的周期數(shù)輸送至鎖存器I ;計數(shù)器II將得到的在實際閘門信號高電平持續(xù)時間內(nèi)待測信號的周期數(shù)輸送至鎖存器II ; (6)測頻計算模塊接收來自鎖存器I和鎖存器II將輸出值,計算得出待測信號的頻率。2.基于FPGA的等精度頻率測試系統(tǒng),其特征在于:包括基于FPGA的分頻模塊1、分頻模塊I1、D觸發(fā)器、計數(shù)器1、計數(shù)器I1、鎖存器1、鎖存器II和測頻計算模塊, 分頻模塊I和分頻模塊II的輸入端均與標準時鐘信號連接,分頻模塊I輸出的預置閘門信號和分頻模塊II輸出的二倍頻的預置閘門信號分別經(jīng)非門后連接二輸入與門的輸入端; 所述預置閘門信號與D觸發(fā)器的數(shù)據(jù)輸入端連接,待測信號連接D觸發(fā)器的時鐘輸入端,D觸發(fā)器的輸出端同時與計數(shù)器I和計數(shù)器II的使能端連接,計數(shù)器I和計數(shù)器II的清零端均和與門的輸出端連接,計數(shù)器I的時鐘端與標準時鐘信號連接,計數(shù)器II的時鐘端與待測信號連接; 計數(shù)器I和計數(shù)器II的輸出端分別連接鎖存器I和鎖存器II,鎖存器I和鎖存器II的輸出端與測頻計算模塊相連,測頻計算模塊將計算出的頻率輸出至數(shù)碼管。3.根據(jù)權利要求2所述的基于FPGA的等精度頻率測試系統(tǒng),其特征在于:所述計數(shù)器I和計數(shù)器II均為32位的計數(shù)器。4.根據(jù)權利要求2所述的基于FPGA的等精度頻率測試系統(tǒng),其特征在于:所述數(shù)碼管為9個8段數(shù)碼管?!疚臋n編號】G01R23/10GK103837741SQ201410089878【公開日】2014年6月4日 申請日期:2014年3月12日 優(yōu)先權日:2014年3月12日 【專利技術者】張海濤, 張亮亮, 葉宇程, 李曉強 申請人:河南科技大學本文檔來自技高網(wǎng)...

    【技術保護點】
    基于FPGA的等精度頻率測試方法,其特征在于,包括如下步驟:(1)將標準時鐘信號及待測信號直接輸入FPGA芯片;(2)標準時鐘信號輸入FPGA芯片后,經(jīng)分頻模塊Ⅰ、分頻模塊Ⅱ分別得到預置閘門信號和二倍頻的預置閘門信號;(3)預置閘門信號輸入D觸發(fā)器的數(shù)據(jù)輸入端,待測信號輸入D觸發(fā)器的時鐘輸入端,D觸發(fā)器輸出實際閘門信號;(4)預置閘門信號和二倍頻的預置閘門信號分別經(jīng)非門后連接二輸入與門的輸入端,該與門的輸出作為計數(shù)器Ⅰ和計數(shù)器Ⅱ的清零信號;實際閘門信號作為計數(shù)器Ⅰ和計數(shù)器Ⅱ的使能信號,標準時鐘信號作為計數(shù)器Ⅰ的時鐘輸入信號,待測信號作為計數(shù)器Ⅱ的時鐘輸入信號;(5)計數(shù)器Ⅰ將得到的在實際閘門信號高電平持續(xù)時間內(nèi)標準時鐘信號的周期數(shù)輸送至鎖存器Ⅰ;計數(shù)器Ⅱ將得到的在實際閘門信號高電平持續(xù)時間內(nèi)待測信號的周期數(shù)輸送至鎖存器Ⅱ;(6)測頻計算模塊接收來自鎖存器Ⅰ和鎖存器Ⅱ將輸出值,計算得出待測信號的頻率。

    【技術特征摘要】

    【專利技術屬性】
    技術研發(fā)人員:張海濤張亮亮,葉宇程,李曉強,
    申請(專利權)人:河南科技大學
    類型:發(fā)明
    國別省市:河南;41

    網(wǎng)友詢問留言 已有0條評論
    • 還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 无码AⅤ精品一区二区三区| 日韩爆乳一区二区无码| 成人免费午夜无码视频| 无码国产精品一区二区免费虚拟VR | 性无码免费一区二区三区在线| 无码久久精品国产亚洲Av影片| 久久久无码精品人妻一区| 人妻无码一区二区视频| 精品久久久久久无码不卡 | 无码人妻一区二区三区在线水卜樱 | 无码免费午夜福利片在线| 亚洲精品无码永久在线观看你懂的 | 亚洲AV无码专区国产乱码电影| 97无码免费人妻超级碰碰碰碰| 国产精品视频一区二区三区无码| 黑人巨大无码中文字幕无码| 免费无码VA一区二区三区| 黄桃AV无码免费一区二区三区| JAVA性无码HD中文| 无码人妻久久久一区二区三区| 狠狠躁天天躁无码中文字幕图 | 无码熟妇人妻av| 亚洲av无码片在线观看| 亚洲av无码一区二区三区网站 | 国外AV无码精品国产精品| 少妇无码一区二区三区免费| AV无码精品一区二区三区宅噜噜| 日韩精品无码人妻免费视频| 亚洲Av无码国产一区二区| 久久无码AV一区二区三区| 久久男人Av资源网站无码软件| 亚洲精品无码永久在线观看| 日韩A无码AV一区二区三区| 人妻丰满熟妇A v无码区不卡| 中文无码不卡的岛国片| 精品无码国产一区二区三区AV| 无码人妻丰满熟妇区免费| 色综合久久久久无码专区| 久久久久久无码Av成人影院| 日韩精品无码一区二区三区免费| 四虎成人精品无码|