一種CMOS電路結構、其制備方法及顯示裝置制造方法及圖紙

本發明專利技術公開了一種CMOS電路結構、其制備方法及顯示裝置，在CMOS電路結構中PMOS區域為LTPS?TFT結構，即使用P型摻雜多晶硅材料制備PMOS半導體層，NMOS區域為Oxide?TFT結構，即使用氧化物材料制備NMOS半導體層，在NMOS區域使用氧化物材料代替現有的多晶硅材料制備NMOS半導體層，能夠省去采用TLPS工藝時對NMOS區域的三次摻雜工藝，可以簡化CMOS電路結構的制作流程，降低生產成本。并且，由于采用氧化物材料制作NMOS區域的NMOS半導體層，僅需要對PMOS區域的PMOS半導體層進行結晶化，也能延長激光管的使用壽命，降低生產成本。

【技術實現步驟摘要】

本專利技術涉及電路制造
，尤其涉及一種CMOS電路結構、其制備方法及顯示>J-U ρ α裝直。
技術介紹
互補金屬氧化物半導體(CMOS,Complementary Metal OxideSemiconductor)由 P型溝道金屬氧化物半導體(PM0S, Positive channel MetalOxide Semiconductor)和 N 型溝道金屬氧化物半導體(NM0S, Negativechannel-Metal-Oxide-Semiconductor)共同構成。目前，一般都是采用低溫多晶娃(LTPS, Low Temperature Poly-silicon)技術分別制備CMOS電路中PMOS區域和NMOS區域的半導體層，其制備工藝相對復雜，具體工藝步驟如下步驟1:在襯底基板01之上，利用一次構圖工藝形成位于PMOS區域A的PMOS半導體層02的圖形，以及位于NMOS區域B的NMOS半導體層03的圖形，如圖1a所示；其中，PMOS半導體層02和NMOS半導體層03的制備過程具體為在襯底基板01上形成一層a-Si材料，經過激光晶化后形成的多晶硅材料，然后通過一次構圖工藝利用多晶硅形成PMOS半導體層02和NMOS半導體層03的圖形。步驟2 :在PMOS半導體層02和NMOS半導體層03上形成柵絕緣層04，并在柵絕緣層04上沉積柵極材料，通過一次構圖工藝形成位于PMOS區域A內的PMOS柵極05的圖形，以及位于NMOS區域B內的NMOS柵極06的圖形，如圖1b所示；步驟3 :對PMOS半導體層01進行P型離子摻雜，具體地，在NMOS柵極06上通過一次構圖工藝形成覆蓋NMOS區域B的摻雜阻擋層07的圖形，如圖1c ;然后，對具有摻雜阻擋層07的襯底基板01注入P型離子，在PMOS半導體層01沒有被PMOS柵極05遮擋的區域形成P型摻雜多晶硅，如圖1d ;在注入P型離子后，剝離摻雜阻擋層07。步驟4 :對NMOS半導體層02進行N型離子摻雜，其具體工藝和P型離子摻雜相同，在此不做詳述；步驟5 :對NMOS半導體層依次進行LDD摻雜以及Ch摻雜工藝，由于LDD摻雜以及Ch摻雜工藝與P型離子摻雜工藝類似，在此不做詳述；步驟6 :在PMOS柵極和NMOS柵極上利用一次構圖工藝形成層間介質層08的圖形，如圖1e所示；步驟7 :在層間介質層08上利用一次構圖工藝形成位于PMOS區域A內的PMOS源漏極09的圖形，以及位于NMOS區域B內的匪OS源漏極10的圖形，如圖1f所示。具體地，上述CMOS電路在應用于OLED面板時，在完成上述步驟I至步驟7后，還需要執行如下步驟步驟8 :在PMOS源漏極09和NMOS源漏極10之上利用一次構圖工藝形成鈍化層11的圖形，并在鈍化層11上利用一次構圖工藝形成平坦層12的圖形，如圖1g所示；步驟9 :在平坦層上利用一次構圖工藝形成作為陽極的像素層的圖形，該像素層與PMOS源漏極的源極或漏極電性相連,如圖1h所示；步驟10 :在像素層上利用一次構圖工藝形成像素限定層的圖形，如圖1i所示。在上述利用LTPS工藝制備CMOS電路的過程中，需要使用至少10次以上的光刻膠掩膜板和至少4次以上的摻雜工藝(P型離子摻雜、N型離子摻雜、LDD摻雜以及Ch摻雜)，制作流程復雜，生產成本較高，并且，在步驟I中需要將整層的a-Si材料激光結晶化，以得到多晶硅材料，長時間的激光結晶化過程會增加產品的生產成本，并且會降低激光管的使用壽命,也增加了生產成本。
技術實現思路
本專利技術實施例提供了一種CMOS電路結構、其制備方法及顯示裝置，用以優化現有技術中的CMOS電路結構并優化其制作工藝流程，降低生產成本。 本專利技術實施例提供的一種CMOS電路結構，具有PMOS區域和NMOS區域，包括依次位于襯底基板之上的PMOS半導體層、柵絕緣層、PMOS柵極和NMOS柵極、第一層間介質層、NMOS半導體層、第二層間介質層以及PMOS源漏極和NMOS源漏極，其中，所述PMOS半導體層、PMOS柵極和PMOS源漏極位于PMOS區域內；所述PMOS半導體層由P型摻雜多晶硅材料制成；所述NMOS半導體層、NMOS柵極和NMOS源漏極位于NMOS區域內；所述NMOS半導體層由氧化物材料制成。本專利技術實施例提供的一種顯示裝置，包括本專利技術實施例提供的CMOS電路結構。本專利技術實施例提供的一種CMOS電路結構的制備方法，包括在襯底基板之上形成位于PMOS區域的PMOS半導體層的圖形，所述PMOS半導體層由多晶娃材料制成；在所述PMOS半導體層上形成柵絕緣層；并在所述柵絕緣層上形成位于PMOS區域內的PMOS柵極的圖形，以及位于NMOS區域內的NMOS柵極的圖形；對所述PMOS半導體層進行P型離子摻雜；在所述PMOS柵極和NMOS柵極上形成第一層間介質層；并在所述第一層間介質層上形成位于NMOS區域的NMOS半導體層的圖形，所述NMOS半導體層由氧化物材料制成；在所述NMOS半導體層上形成第二層間介質層的圖形；在所述第二層間介質層上形成位于PMOS區域內的PMOS源漏極的圖形，以及位于NMOS區域內的NMOS源漏極的圖形。本專利技術實施例的有益效果包括本專利技術實施例提供的一種CMOS電路結構、其制備方法及顯示裝置，在CMOS電路結構中PMOS區域為LTPS TFT結構，即使用P型摻雜多晶硅材料制備PMOS半導體層，NMOS區域為Oxide TFT結構，即使用氧化物材料制備NMOS半導體層，在NMOS區域使用氧化物材料代替現有的多晶硅材料制備NMOS半導體層，能夠省去采用TLPS工藝時對NMOS區域的三次摻雜工藝，可以簡化CMOS電路結構的制作流程，降低生產成本。另外，將NMOS區域設計成底柵型TFT結構，能在PMOS區域P型離子注入時省去設置摻雜阻擋層的步驟，簡化了制作流程。并且，由于采用氧化物材料制作NMOS區域的NMOS半導體層，僅需要對PMOS區域的PMOS半導體層進行結晶化，也能延長激光管的使用壽命，降低生產成本。附圖說明圖1a-圖1i為使用TLPS方法制備傳統的CMOS電路結構時各步驟的示意圖；圖2為本專利技術實施例提供的CMOS電路結構的示意圖；圖3為本專利技術實施例提供的CMOS電路結構的制備方法的流程圖；圖4a_圖4h為本專利技術實施例提供的在CMOS電路結構制備時各步驟的示意圖。具體實施例方式下面結合附圖，對本專利技術實施例提供的CMOS電路結構、其制備方法及顯示裝置的具體實施方式進行詳細地說明。 附圖中各區域的形狀和大小不反映CMOS電路結構的真實比例，目的只是示意說明本
技術實現思路
。本專利技術實施例提供的一種CMOS電路結構，如圖2所示，具有PMOS區域C和NMOS區域D，包括依次位于襯底基板21之上的PMOS半導體層22、柵絕緣層23、PM0S柵極24和NMOS柵極25、第一層間介質層26、NM0S半導體層27、第二層間介質層28以及PMOS源漏極29和NMOS源漏極30，其中，PMOS半導體層22、PM0S柵極24和PMOS源漏極29位于PMOS區域A內；PM0S半導體層22由P型摻雜多晶硅材料制成；NMOS半導體層27、NM0S柵極25和NMOS源漏極30位于NMOS區域B內；NM0S半導體層27由氧化物材料制成。具體本文檔來自技高網...

【技術保護點】
一種CMOS電路結構，具有PMOS區域和NMOS區域，其特征在于，包括：依次位于襯底基板之上的PMOS半導體層、柵絕緣層、PMOS柵極和NMOS柵極、第一層間介質層、NMOS半導體層、第二層間介質層以及PMOS源漏極和NMOS源漏極，其中，所述PMOS半導體層、PMOS柵極和PMOS源漏極位于PMOS區域內；所述PMOS半導體層由P型摻雜多晶硅材料制成；所述NMOS半導體層、NMOS柵極和NMOS源漏極位于NMOS區域內；所述NMOS半導體層由氧化物材料制成。

【技術特征摘要】

【專利技術屬性】
技術研發人員：任章淳，
申請(專利權)人：京東方科技集團股份有限公司，
類型：發明
國別省市：